G11C — Запоминающие устройства статического типа

Номер патента: 1316045

Опубликовано: 07.06.1987

Авторы: Ботвинник, Григорьев, Попель, Сахаров, Черняк

МПК: G11C 7/06

Метки: считывания, усилитель

...питаниямежду шиной 18 питания и общей шицой8 протекание тока по цепи входа 1 иотсутствие тока по входу 2 образуютразность напряжений на резисторах13 и 14 за счет того, что ток входапередается транзистором 21 и создает падение напряжения на резисторе13. Эмиттерные повторители на транзисторах 16 и 17 передают напряжениян эмиттеры транзисторов 19 и 20, Нарезисторе 5, транзисторах 23 и 24и источнике тока 25 выполнен источник опорных напряжений для баз транзисторов 19, 20 и 21, 22,За счет того, что базы транзисторов 19 и 20 подключены к одному источнику опорного напряжения, а на ихэмиттеры подаются разные напряжения,транзистор 20 открывается, а транзистор 10 закрывается, при этом открываются транзисторы 12 и 7 и сигналпопадает на выход 3...

Номер патента: 1316046

Опубликовано: 07.06.1987

Авторы: Барьяхтар, Линник, Прудников

МПК: G11C 11/14

Метки: блоховской, домена, магнитного, пленке, простой, стенкой, феррит-гранатовой, формирования, цилиндрического

...граница ЦМД имеет простую блоховскую структуру (беэ ВБЛ).На фиг. 1 приведена зависимость полей коллапса Н , от температуры для ЦМД с различным числом ВБЛ для пленки (УЕп) (РеСа)0,эпитаксиально выращенной на подложке из ЮСаО, с ориентацией (111). Параметры пленки при комнатной температуре следующие; толщина Ь3,7 мкм, намагниченность насыщения 4 ВМ98 Гс характеристическаягде- гиромагнитное соотношение.Как видно из фиг,2, параметр ЦМД остается неизменным до некоторой температуры а затем скачкам уменьшается, Новое состояние доменной границы сохраняется в некотором интервале температур, а затем параметр Б снова скачком уменьшается и при температуре около 375 К все ЦМД преобразуются в домены с простой блоховской стенкой, для которых Б =...

Номер патента: 1316047

Опубликовано: 07.06.1987

Авторы: Жернак, Петров, Победнов, Спиридонов

МПК: G11C 15/00

Метки: запоминающее, логическое

...свидетельствует единичный сигнал на выходе 89.Десятый такт. Определение номера старшего разряда, содержащего "0".Сигнал подается на вход 37, в результате с выходов шифратора 83 в регистр 36 заносится номер старшего разряда, содержащего "0", так 6047 вкак разряды с нулевыми значениями,находящиеся до первого единичногоразряда, замаскированы единицами.Одиннадцатый такт. Анализ на наличие в регистре 36 разрядов, содержащих пОДля этого производится анализсигнала на выходе 90, причем на однииз входов блока 57 поданы сигналы О с выходов регистра 36, а на другие поданы значения "Ои.Если на выходе 90 появляется сигнал, свидетельствующий об отсутствии в регистре 79 разрядов с нулевы ми значениями и соответствующимстолбцам в массиве, подлежащих...

Номер патента: 1316048

Опубликовано: 07.06.1987

Автор: Мотягин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...элемента ИЛИ 32 этого сумматора 40 7 появляется "1", которая, пройдя через вход 11 на элемент ИЛИ 28 блока 5, поступает на вход элемента И 29 (Фиг.4) и соответственно на выход 1 О этого блока 5 проходит сиг нал с входа 9. Столбец иэ сумматора7 -7 делится на группы, внутри группы значение выходов 11 (элементов ИЛИ 32) равно "1", а на границах групп равно "0", так как код на вхо дах 13, сумматора 7 равен "0" и по входу 6 проходит "0". Внутри 48Первый сигнал, пост уц 11 вг;ип нд вес элементы И 30 блоков 5, -5 , установит в триггерь. 27 блоков 5 первой группы, включая и грдничный блок 5, тем самым разрешает прохождение единицы с вхолд 9 блока 5 нд выход 10 этого же блока 5 в следующую группу. 1 усть, например, имеется два столбца с...

Номер патента: 1316049

Опубликовано: 07.06.1987

Авторы: Богданов, Зубцовский, Лупиков, Спиваков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...хранящимися в блоке 2. Считывание информации из блоков 1 и 2 производится синхронно по сигналам на входе 23, которые, проходя через элемент И 14, поступают на счетный вход счетчика 4 и через элемент ИЛИ 17 на счетный вход счетчика 3. Счетчики 3 и 4 модифицируют свое содержимое по заднему фронту сигнала на счетном входе. Считываемая информация из блоков 1 и 2 поступает на входы блока 6, выходной сигнал из которого поступает на элемент И 15, который стробируется сигналом с выхода элемента И 14, Если3 131609до момента считывания из блока 2 ко- та И второй вхой вход которого и второйда конца последовательности на выхо- вход первого элемента ШП 1 соединеныде элемента И 15 не появится сигнал, с вьходом третьего элемента И, входыт,е,...

Номер патента: 1316050

Опубликовано: 07.06.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...25 формируется сигнал,ф 55который через открытый элемент И 24увеличивает значение счетчика 4 адреса считывания на единицу, Еслиочередное считьваемое из блока 1 сло 050 4ко це подлежит выдаче, то ца кыхолесоотгетствующего селектора 7 сигналце формируется и по следующему сигналу на входе 23 процесс повторяетсядо тех пор, пока це будет считанослово, выделяемое соответствующим селектором 7. Затем процесс повторяется для следующего по приоритету входа блока 5,Запросы на считывание очередныхинформационных слов поступают асинхронно от приемников информации навходы 21 устройства. При неравномерном потоке запросов на считываниеицфорчациоцные слова могут быть подготовлены для выдачи всем приемцикамт.е. записаны во все регистры 2,...

Номер патента: 1316051

Опубликовано: 07.06.1987

Автор: Петренко

МПК: G11C 19/00, H03K 17/62

Метки: регистр, статический

...сигналлогической "1", поступающей на первые входы элементов И-НЕ 4 каждогоразряда.В результате этого, например, логическая "1" с входа 17 в элементеИ-НЕ 4 преобразуется в логический101, который поступает на Б-входтриггера 2, и на его выходе устанавливается логическая "1". При наличии 50логического "0" на входе 17 элементИ-НЕ 4 не изменяет своего состояния,что соответствует записи в разряд 1регистра логического "О", ЭлементыИ 9-12, первый 7 и второй 8 инверторы в совокупности с элементамиИ-НЕ 3-6 используются в качествеэлементов задержки на время, равное 1 2времени срабатывания триггера 2. В случае, если требуется обратный код записать с входов 17, необходимо подать импульсный сигнал логического "0" на вход 14 управления фазой...

Номер патента: 1316052

Опубликовано: 07.06.1987

Автор: Алумян

МПК: G11C 29/00

Метки: памяти

...счетчика 26 в буферноеЗУ 30 по адресу кода операнда.Если КОП 1-100, то высокий уровеньустанавливается на пятом выходе дешифратора 39. Если содержимое счетчика 26 не равно нулю, то на выходеэлемента И-НЕ 27, устанавливаетсявысокий уровень, который, пройдячерез элемент И 35, устанавливаетвысокий уровень на входе элементаИ 11. При этом импульс из третьейсерии управляющих импульсов, пройдячерез элемент И 11, поступает навход записи счетчика 6, записываяв него код операндаЭтот код в данном случае является адресом переходаи определяет адрес следующего обращения к блоку 15,Если на выходе элемента И-НЕ 27устанавливается низкий уровень (содержимое счетчика 26 равно нул),то на выходе элемента НЕ 38 устанавливается высокий...

Номер патента: 1316053

Опубликовано: 07.06.1987

Авторы: Кобозева, Овчинников, Руд, Урусов, Усков

МПК: G11C 29/00

Метки: блоков, памяти

...4, по которым производится запись содержимого регистра 45 в счетчик. 50 55 131605После этого блок 12 подает на коммутатор 10 сигнал, по которому скорректированные данные с выхода блока8 поступают на выход 21, после чегоблок 12 устанавливает устройство в 5исходное состояние и выдает сигналСх И окончания операцииРежим тест состоит иэ четырех операций: чтение содержимого регистра41 ошибки адреса, чтение содержимого регистра 42 ошибки данных, записьв регистр 45 начального. адреса, запись в регистр 46 конечного адресаи проверка аппаратуры,Если на входах 22 задан код опе -рации тест, блок 12 анализирует адрес на входе 19, для чего подает навход дешифратора 13 сигнал опроса,Если на входе 19 задан адрес регистра 41 (фиг. 4), то по сигналу с...

Номер патента: 1317478

Опубликовано: 15.06.1987

Авторы: Ахмеджанов, Бочков, Лазаренко, Лушников, Хван

МПК: G11C 8/12

Метки: адреса, блоке, выбора, памяти, резервированном

...следующим образом.В исходном состоянии программируемые элементы 1 и 2 памяти не запрограммированы, на выходе программируемых элементов 1 - логическая единица, элементы НЕИЛИ 5 и 6 заблокированы, на их выходе - логический нуль, При обращении к блоку памяти состояние на выходе программируемых элементов 2 памяти соответствует состоянию на их адресном входе Л,. Поскольку элементы НЕ-ИЛИ 5 и 6 заблокированы, осуществляется выборка основной ячейки 8 в соответствии с адресом на входе устройства, Логическая единица поступает на выход дешифратора 4, соответствующий комбинации входных адресных сигналов, а на все остальные выходы дешифратора 4 поступак)т логические нули. При контроле блока памяти 2возможно обнаружение неисправных ячеек памяти....

Номер патента: 1317479

Опубликовано: 15.06.1987

Авторы: Белков, Братальский, Крупский, Свирский

МПК: G11C 11/00

Метки: запоминающее

...производятся одновременно и без конфликтов. Тем самым существенно увеличивается производительность памятии.Прсс,цс,р, Густь по адресу чтения 9 из накопителей 33, -- 33 прочитаны дескрипторы Д Д 2= О, Эти дескрипторы указывают (табл. ), что блок памяти З в данном такте должен выполнить запись по первому адресу записи 6, блок 3 производит запись по второму адресу записи 7; блок З производит чтение по адресу чтения 9; блок 3 производит запись по третьему адресу записи 8. Далее дескрипторы Д 1, Д 2, поступают через коммутатор 34 и регистр 35 в блок 36, который формирует сигналы управления чтением и записью, в соответствии стабл. 2 (фиг. 4):сигнал 22 .= 1 сигнал 24 = 0сигнал 23 = 1 сигнал 25 = 0сигнал 26 = 0 сигнал 29 = 1сигнал 27 =сигнал...

Номер патента: 1317480

Опубликовано: 15.06.1987

Авторы: Замковец, Захарян, Красовский, Маркаров

МПК: G11C 11/14

Метки: доменной, маскирующих, памяти, сигналов, формирования

...ЦМД (0) во все регистры хранения и), гп. накопителя 8. Далее произволится считывание служебной информации, расположенной по )-му и )1-му адресам накопителя. При считывании служебной информации с )-го и 3+1-го адресов накопителя 8 по управляющей шине 9 полаются синхроимпульсы, в остальных случаях подается высокий или низкий потенциал. Перед считыванием информации по )-му адресу подачей низкого уровня по шине 10 произволится устан(цзкд в нуль триггеров 5, 6 и счетчика 7. Таких) ооразом, при считывании служебной информации с 3-го адреса накопителя 8 ца первые выхолы элементов Ии И.1 И 2 с инверсного выхода триггера 6 полдется высокий потенциал (1). При эточ высокий уровень, подаваемый с выхода три)ч ера 5 на вход управления режимом...

Номер патента: 1317481

Опубликовано: 15.06.1987

Авторы: Куриленко, Сидоренко, Хоружий, Яровой

МПК: G11C 11/40

Метки: запоминающее

...разрядной шине 11 - 11 , потенциал которой равен 5,0 В. В режиме считывания шины 8 - 8 э данного массива через соответствующую информационную шину подключены к соответствующему усилителю считывания, который обеспечивает напряжение считывания на этой шине.Так как транзистор 1 находится в состоянии высокого уровня порогового напряжения (, = 8 В), то напряжение считывания, равное 4, 5 В подаваемое на шину 2, недостаточно для отпирания этого транзисто ра и шина 8,заряжается до напряжения 1,4 В, которое усилитель считывания воспринимает как напряжение высокого уровня.Если транзистор 1, находится в состоя. нии низкого уровня порогового напряжения (= - 2 В), то шина 10 через открытый транзистор 9 з и разрядная шина 8 з разряжаются через...

Номер патента: 1317482

Опубликовано: 15.06.1987

Авторы: Фастов, Шурчков, Щетинин, Эннс

МПК: G11C 17/00

Метки: запоминающее, коррекцией, ошибок, постоянное

...на выходе схемы сравнения устанавливается ", . Остальные разряды вычисленного в блоке 3 синдрома передаются на входы второго дешифратора 4, с помощью которого происходит определение местоположения ошибочного разряда в слове, длина которого равна длине слова, выводимого из ПЗУ и. С выходов дешифратор а 4 информация о местоположении ошибочного разряда (вектор-ошибка) поступает на первые входы элементов И 6, на вторые входы которых приходит со схемы сравнения 5 1, если разряд, в котором обнаружена ошибка совпадает с раз, рядами слова, выводимого из устройства, и 0 - в остальных случаях. С выходов элементов И 6 вектор-ошибка подается на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входы которых пос 2тупает выбранное с помощью...

Номер патента: 1317483

Опубликовано: 15.06.1987

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, мажоритарно-резервированное, многоканальное

...5 не выводит трйггер 2 из исходного состояния.В итоге при отключении резервного блока 8 памяти первого канала на информационные выходы устройства через мажоритарные элементы 11 соответствующих каналов поступает истинная информация: а, Ь, с соответственно. Г 1 ри этом входы мажоритарного элемента 11 первого и второго каналов (с истинной информацией а и Ь соответственно) непрерывно контролируются блоками сравнения. Информация, поступающая на входы мажоритарного блока 11 третьего канала непосредственно, не контролируется блоками 2 и 3 сравнения, так как на каждый из его входов поступает одинаковая информация, равная истинной с, и отказ любого из блоков памяти устройства или отказ одного из сумматоров данного канала не приводит к искажению...

Номер патента: 1317484

Опубликовано: 15.06.1987

Авторы: Атрошкин, Карпишук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...уровень логической единицы, который, присутствуя до момента сброса регистра 15, поступает на четвертый выход блока 9 управления, откуда он поступает на вход накопителя 2 и разрешает выдачу на его выход ранее выбранной информации. Одновременно во время четвертого такта уровень логической единицы с четвертого выхода регистра5 поступает на первый вход элемента И 20,на втором входе которого присутствует уровень логической единицы, что соответствует наличию режима разрешения коррекции ошибки, Поэтому на выходе элемента И 20 появляется уровень логической единицы, который, поступая через девятый выход блока 9 управления на входы элементов И 6, разрешает прохождение кода ошибок, поступающего на другие входы элементов И 6. Одновременно...

Номер патента: 1317485

Опубликовано: 15.06.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...питания обеспечивается при переключении триггера-защелки 15 в состояние 1 (состояние О 20 25 30 35 40 45 50 55 2на инверсном выходе). Такая организация отключения питания обеспечивает в режиме внешних обращений прохождение через элементы ИЛИ 12 и 13 и первый коммутатор 8 сигналов с внешних входов устройства,Отключение питания от схем самоконтроля происходит не только по завершению самоконтроля (сигнал с выхода генератора тактовой последовательности). Если накопитель полностью исправен, то при присоединении выхода 22 к шине питания также происходит отключение схем самоконтроля, и самоконтроль вообще не производится (такое отключение целесообразно проводить и при неисправности блоков самоконтроля). Оперативное запоминающее устройство с...

Номер патента: 1317486

Опубликовано: 15.06.1987

Авторы: Жибура, Марков, Семенов

МПК: G11C 29/00

Метки: блоков, памяти

...4, элемент 6 НЕ, элемент И - НЕ 9 обеспечивают работу устройства в режимах записи и чтения (О - Запись, 1 Считывание). При первом проходе по адресам контролируемого блока 12 (первый цикл контроля) осуществляется режим Запись, при втором проходе по адресам (второй цикл контроля) осуществляется режим Чтение,Таким образом, в режиме записи счетчик 3 адреса формирует последовательность адресов. В режиме считывания формирует ту же адресную последовательность, что и при записи и обеспечивает считывание из блока 12 информации, записанной в него в режиме записи. В течение первого цикла контроля регистр 5 сдвига работает в режиме непрерывного сдвига записанной в него информации, затем по заднему фронту импульса Сброс осуществляется...

Номер патента: 1317487

Опубликовано: 15.06.1987

Авторы: Бондаренко, Локтионов, Патракеев, Родин

МПК: G11C 29/00

Метки: запоминающее, информации, исправлением, отказавших, разрядах

...на входах чтения блоков 1 высокого логического уровня на выходах блоков 1 появляются сигналы признака неисправного разряда (ПНР), соответствующие В-разрядам записи в блоках 1. По задержанному относительно сигнала Чтение сигналу высокого логического уровня с элемента 17 задержки на время, необходимое для считывания с блоков 1, регистр 6 принимает сигналы ПНР с блоков 1. Элементы И 7 формируют на основе данных из регистра 6 на своих выходах корректирующую информацию. В этот момент времени с элемента 16 задержки высокий логический уровень поступает на входы записи блоков 1, а на входы чтения поступает низкий логический уровень, который формируется элементом ИЛИ 13 в результате поступления на один из его входов низкого логического...

Номер патента: 1319077

Опубликовано: 23.06.1987

Авторы: Дрозд, Карпенко, Лебедь, Малярчук, Минченко, Шабадаш

МПК: G11C 11/4093, G11C 7/00

Метки: запоминающее

...счетчик 3 в исходное нулевое состояние. На вход блока 1 синхронизации поступают тактовые импульсы. Блок 1 вырабатывает сигналы, поступающие соответственно на тактовые входы регистров 2 и 3, тактовые входы счетчика 3 и регистра 7, вход режима (запись/чтение) блоков 6 памяти, Эти сигналы получены из входного сигнала блока 1 синхронизации, например, путем задержки на логических элементах. Временные диаграммы указанных сигналов, (фиг. 2) позволяют детально проследить работу устройства, для случая т =2.Входная последовательность чисел (фиг. 2) поступает на информационные входы входного регистра 2 и принимается в регистр по тактовому сигналу. При этом с выхода входного регистра считывается последовательность а в а в а в а в а в...

Номер патента: 1319078

Опубликовано: 23.06.1987

Авторы: Александров, Кокаев, Коновалов, Слепышева

МПК: G11C 15/00, G11C 19/00

Метки: запоминающее

...2) управляющего чтением информации из триг 1319078Формула изобретения 45 50 55 гера 24, так и его обнулением, поступая навход элемента ИЛИ 25.Обнуление триггера 30 элемента памятиосуществляется после того, как будет считана информация из всех элементов 8 памяти данной строки матрицы и происходитих обнуление, элемент И 14 по сигналам свыходов элементов 8 памяти данной строкиматрицы сформирует высокий сигнал, покоторому элемент ИЛИ 31 устанавливает 10в нуль триггер 30. Формирователи 10 обнуляются по сигналу, сформированному элементами ИЛИ 18 после того, как осуществлено чтение информации из разрядов соответствующей строки.Формирователи 11 обнуляются по сигналу на шине 20, который формируетсяэлементом И 17 после того, как все...

Номер патента: 1319079

Опубликовано: 23.06.1987

Авторы: Волох, Русс, Рябцев, Смалий, Стафеев, Торшина, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы коммутаторов 6, 8 и 11 поступают сигналы с выхода делителя 68, которые обеспечивают поочередную передачу кодов адреса, данных и кодов операций на контролируемую. память, подключаемую к устройству при помощи блока 15 сопряжения, который обеспечивает соединение выходных сигналов регистров 12 - 14 с входными контактами контролируемой памяти и выходных контактов этой памяти с входами блоков 9 сравнения.При осуществлении последовательной записи информации в ячейки памяти значение кодов адреса всех четырех блоков 5 формирования адреса изменяется на четыре.Таким образом, формируется код адреса ячеек контролируемой памяти и в них осуществляется запись информации.Сравнение кодов адреса, формируемых блоками 32 адреса с конечным кодом...

Номер патента: 1320847

Опубликовано: 30.06.1987

Автор: Строцкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...В том же такте неинвертирующий вход ДУ 8 через второй замкнутый ключ коммутатора 4 подключен к шине нулевого потенциала, а выход через второй ключ коммутатора 3 - к его инвертирующему входу и конденсатору 11. При этом на конденсаторе 11 устанавливается напряжение, равное напряжению смещения нуля ДУ 8, т,е. Ду 8 в первом такте находится в.режиме самокоррекции.47 4 3 13208 ся местами (см.фиг.2). Запомненное на конденсаторе 10 (12) напряжение коррекции смещения нуля ДУ 7 (ДУ 9) в последующих после коррекции тактах изменяется с постоянной времени (=(К+ К ) С где С,о - емкость конденсатора 10. Однако постоянную времени разряда Ф можно сдеГлать достаточно малой поскольку при К , = 10 кОм величина (К. + К ) 10 составляет 1 МОм, а емкость...

Номер патента: 1320848

Опубликовано: 30.06.1987

Автор: Корженевский

МПК: G11C 29/00

Метки: запоминающее, коррекцией, модульное, ошибок

...49 производит подключение отказавших разрядов к соответствующим разрядам регистра 30 числа, где производится их коррекция При этом на первый контрольный выход устройства 57 подается с выхода элемента 47 ИС"ЛЮЧАЮЩЕЕ ИЛИ сигнал одиночной модульной ошибки.При возникновении двойных модульных ошибок с любой разрядностью и в любых сочетаниях в информационных и контрольных разрядах устройством производится их обнаружение и формируется сигнал некорректируемой двойной модульной ошибки. При этом можетбыть несколько типов двойных модульных ошибок. Например, возникшая ошибка вызвала появление сигналов несравНения на одном или нескольких выходах первой и. второй. группы выходов блока 29 сравнения. В этом случае на выходе второго элемента 47...

Номер патента: 1322292

Опубликовано: 07.07.1987

Авторы: Кулик, Лысков, Питерский, Рахов

МПК: G06F 12/00, G11C 15/00

Метки: адресации, блока, памяти, содержанию

..."1" указывает на позицию последней буквы слова-ключа в списке слов, расположенных вдоль горизонтальной стороны матрицы (в данном примере получена 19 позиция). Однозначность этого указания позволяет полученный вектор превратить в удобное двоичное число или применить непосредственно для реализации известными механизмами вы борки при обращении к блоку памяти, Если полученный вектор пуст, заданное слово-ключ в списке ключей отсутствует, если в полученном векторе содержится более, чем одна "1", столько же слов-ключей содержится в списке (вектор укажет позиции их всех),Не описывая известные процедуры занесения информации в блок памяти, рассматривают работу устройства в режиме "Запись" (режим подготовки логических векторов), От внешнего...

Номер патента: 1322371

Опубликовано: 07.07.1987

Авторы: Друз, Рукоданов

МПК: G11C 7/00

Метки: записи, информации, оперативную, память

...первом выходе блока 6 сравнения формируется сигнал Больше, который подготавливает к открыванию элемент И 4. После опроса блока 12 дешифратором 15 в данном цикле начинает работать дешифратор 16. Импульс с первого выхода дешифратора6 открывает элемент И 4 и разрешает запись информации с выходов блока 12 в регистр 1. Импульс с второго выхода дешифратора 16 переписывает код счетчика 8 в регистр 7. Импульс с третьего выхода дешифратора 16 обцуляет счетчик 8 и начинается следующий цикл опроса выходов блока 12 дешифратором 15. В следующих циклах за счет движения носителя число, фиксируемое счетчиком 8, последовательно приближается к истинному числу пробивок данной информационной строки. Причем в каждом последукццем цикле это число счетчика 8...

Номер патента: 1322372

Опубликовано: 07.07.1987

Авторы: Воробей, Пискарев, Шматин, Яржембицкий

МПК: G11C 7/06

Метки: считывания, усилитель

...схема усилителя считывания; ца фиг. 2 - диаграмма его работы.Устройство содержит входной каскад 1, включающий каскады на полевом и бицолярноч транзисторах, элемент 2 задержки, дифференциальный каскад 3, ключевой каскад 4 и формирователь 5 опорного ца Р 5 хК Е 11, и Ус(ройстно работает следующим образом.11 рц поступлении на входной каскад 1 фиги ц(1(дл вместе с шумом усиливается и Одновременно поступает ца элемент 2 .н ржкц и формирователь 5 опор (ого ц;Иряжсцияк(мпаратор) Зддерж(Иц Й эле м( нтом 2 (адержки сигнал поступает ца первый вход дифференциального каскада 3 в момент времени прихода ца его второй вход опорного сигнала, сформированного с цомощьк формирователя 5 Опорного ца(РЯЖЕЦИЯ и ПРОПОРЦИОЦд,(ЬО СООТВЕТСТВУК)- ц 1(.ГО...

Номер патента: 1322373

Опубликовано: 07.07.1987

Авторы: Барьяхтар, Вайсман, Дорман, Ковалев, Никонец

МПК: G11C 11/14

Метки: дефектов, доменосодержащих, обнаружения, пленках, эпитаксиальных

...учдстк в ндсьпенно чонодоменное) состояние. В реультдте по крдям локального уча ткд Гб;11 уется лоченндя грани д, рд леляющдя 20 .61 чонолоче(нные области с протнвопо ,11 жЫЛ ДНД 5.5 ПЩ М НДМЗГПНЧЕННОСтн.,Ьтел полсч пс пня спичдк т, в резлльтз ЧЕГ РДЗВИВЗСЯ НЕУСтОйЧИПОСтЬ ЛОЧЕН- ной границы, сформированной по краям ,окольного участка. Это приволич к форчировдникч нз нес системы полосовых чз 1 ичпых лочено 5, улчинякцихсл по направ ;с. (1 к, и.рп плнку.ярночу границе лкдль.и го учдсткд о ск чднпи эгого процес СД Н ЛОКД.ЬНОЧ ) сДеть. 1 ЧС Л КаРтнНУ Р 1,ИДЛЬНОХОЛЯЦХСЯ ПО,ОВЫХ ЛОМЕНОВцентром строо середине локального (дсткд ри зли ии леректд нз иссле,счоч учасгк пленки после снятия по.чя смсщения перемдгпичивание пленки...

Номер патента: 1322374

Опубликовано: 07.07.1987

Авторы: Земцовский, Однолько

МПК: G11C 11/40, G11C 7/00

Метки: интегральных, подложки, смещения, схем, формирователь

...низкий потенциал, и на информационную шину 1 О входа - высокий потенциал.По причине емкостной связи напряжение на истоке второго порогового транзистора 2 становится отрицательным, при этом напряжение на затворе второго порогового транзистора 2 становится больше, чем Гвв+Г транзистор 2 открывается и происходит выравнивание напряжений истока второго порогового транзистора 2 и информационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, равное Г, +Г, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 - напряжение, равное ГавТаким образом, конденсатор 6 смещения заряжен до напряжения Г-н=Гэв(Заряд в подложке равен Я = ( К.1 кон ) С= (Гв 1...

Номер патента: 1322375

Опубликовано: 07.07.1987

Авторы: Каплун, Панков, Райз

МПК: G11C 15/00

Метки: ассоциативное, дисплея, запоминающее

...формироваться путем увеличения на 1 значения счетчи. ка 3 адреса по счетному входу сигналом на выходе 14 блокаО. Таким образом, осуществляется запись информации в блок 1.В режиме чтения информации на выход 16 блока 10 формируется единичнь)й сигнал, и на выходы коммутатора 2 адреса подключаются выходы счетчика 4 адреса и (К+1)(Г - и+к)-е разряды счетчика 3. В (Г+1)-м разряле формируегся 1, д тдк как в исхолном состоянии счетчики 3 иадреса сброшены, в остальных разрялдх формируется 0, т.е. происходит выбор адреса первой (нулевой) ячейки маркерной (%+1) -й области блока 1 опердтив)ой памяти, в которой находится первое мдркерное слово, характеризующее первук область основного дисплейного файла (фиг. 6). Маркерное слово считывается из блока...