G11C — Запоминающие устройства статического типа

Номер патента: 1531163

Опубликовано: 23.12.1989

Авторы: Корниенко, Костюк, Кролевец, Невядомский, Омельченко, Сидоренко, Смирнов, Третьяк

МПК: G11C 11/40

Метки: запоминающего, информации, оперативного, памяти, устройства, хранением, энергонезависимым, ячейка

...1 оперативной памяти хранит логический "0", т.е. близкий к нулю потенциал, то ключевые транзисторы 3 и 5 закрыты, и практически все напряжение, приложенное к затвору МНОП- транзистора 4, падает в подложке на области пространственного заряда, и МНОП-транзистор 4 сохраняет свое исходное логическое состояние с низким, например 0,5 В, уровнем порогового напряжения.Ячейка осуществляет обратный пере- .вод информации из энергонезависимойпамяти в оперативную, т.е. производить обратную запись, Для этоговначале через адресный транзистор 2заряжают узел 7 хранения потенциаладо уровня, соответствующего хранениюлогической "1" ( - 5 В), и устанавливают на затворе МНОП-транзистора 4напряжение, величина которого находится внутри его межпороговой...

Номер патента: 1531164

Опубликовано: 23.12.1989

Авторы: Брагин, Лашевский, Сегаль

МПК: G11C 11/40

Метки: запоминающее, оперативное, полупроводниковое

...в результате пробоя подзатворного диэлектрика одного из ад ресных транзисторов основного элемента 2 памяти, адресная шина всегда имеет -потенциал подложки. Это приводит к невозможности доступа в основные элементы 2 памяти по данному адресу (блокировке .строки), так как адресные транзисторы всех элементов 2 строки закрыты, хотя соответствующий выход дешифратора 1 возбужден. Если соответствующий выход дешифратора 1 возбужден, т.е. на нем сформиро 55 ван сигнал логической "1", то на входе второго элемента НЕ 4 устанавливается сигнал логического "О". Так как адресная шина строки имеет напряжение логического "О" в результате замыкания затвора одного из адресных транзисторов на подложку, то и соответствующий выход второго элемента НЕ4 также...

Номер патента: 1531165

Опубликовано: 23.12.1989

Авторы: Ковалев, Леонов, Мурашев, Панкратов

МПК: G11C 11/40

Метки: дешифратора, программирования

...записи и считывания информации на вход 9 подается низкийпотенциал, в результате закрыты всеи-р-и-биполярные транзисторы 2 независимо от потенциалов на адресныхвходах. На вход 8 подается потенциал,открывающий транзисторы 1, в резуль-тате чего на адресных выходах 7 появляются сигналы, определяемые состоянием плавких элементов памяти икодом адресных входов.Работа устройства, показанного на фиг. 2, отличается от работы устройства на фиг. 1 тем, что в режиме программирования при подаче на вход 12 высокого потенциала, включается р-и-р-биполярный транзистор 11, об" разующий с п-р-и-биполярным транзистором тиристор, который более надежно пережигает плавкие элементы памяти, так как имеет более низкое выходное сопротивление.Устройство может...

Номер патента: 1531166

Опубликовано: 23.12.1989

Автор: Вербовецкий

МПК: G11C 11/42

Метки: запоминающего, многоканальный, оптический, оптоэлектронного, параллельный, устройства

...первой (А) и второй (В) страниц.При этом н оп гическом коммутаторе 1 устанавливается такая матрица голограмм (или она формируется оперативно на реверсивном носителе при подаче на него напряжеиия с блока 9), которая формирует такие связи между Блок 8 формирования пучков может быть выполнен, например, в виде телескопа.Блок 9 управления (фиг. 2) обеспечивает работу преобраэователя и может состоять, например, иэ генератора 10 синхроимпульсон, формировате- . лей 11-14 управляющих сигналон с пер- вого по четвертый, буферного накопителя 15 и канала 16 ввода, причем выходы генератора синхроимпульсон с первого по третий подключены соответственно к первому, второму и третьему формирователям управляющих сигналов, выходы которых подключены к...

Номер патента: 1531167

Опубликовано: 23.12.1989

Авторы: Гиль, Касяненко, Нестерук

МПК: G11C 11/14, G11C 15/02

Метки: ассоциативное, запоминающее

...не влияет на разряды регистров признака, не находящиеся в зоне дополнительных репликаторов-переключателей. 15В момент, когда на токопроводящую шину репликаторов-переключателей подается импульс тока вывода, разряды ассоциативного признака опроса поступают во второй дополнительный ре . гистр 18 вывода, а разряды ассоциативного признака информационной страницы - в первый дополнительный регистр 17 вывода. При этом информационная страница, находящаяся в том же адресном сечении, параллельно перемещается в основной регистр 12 вывода. Продвигаясь по дополнительным регистрам вывода, разряды ассоциативного признака опроса и ассоциативного призна ка информационной страницы, разряд за разрядом, поступают по второму 10 и четвертому 21...

Номер патента: 1531168

Опубликовано: 23.12.1989

Авторы: Вертячих, Рубцов

МПК: G11C 17/00

Метки: считывания

...соединен с входом накопителя,5 выход которого является информационным выходом устройства, о т л и - ч а ю щ е е с я гем, чго,с целью упрощения устройства, в него введены первый, второй и третий триггеры, первый и второй элементы И, генератор импульсов, первый выход которого соединен с синхровходами первого и второго триггеров, второй выход генератора импульсов соединен с вторым и третьим входами первого и второго элементов И, третий вынод генератора импульсов соединен с установочным входом третьего триггера, выход которого является синхронизирующим выходомустройства, выход первого триггерасоединен с первым входом второго элемента И, выход которого соединен свходом начальной установки счетчикаи первым входом начальной установкитретьего...

Номер патента: 1531169

Опубликовано: 23.12.1989

Авторы: Прокопенко, Сидоренко, Хцынский, Ярандин

МПК: G11C 17/00

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...эа счет туннельного пробоя конденсатора 2 происходит накопление положительного заряда на обкладках 5,т.е, высокого логического уровня("1"). В момент времени гоканчивается, действие высоковольтного сигнала стирания, а в момент с 4 производится отключение выбранных элементов5 153116 1 памяти, В течение интервала времени с -г.4 происходит разряд шины 24 на вход 30, находящийся под нулевым потенциалом, а шины 22 на вход 36, также находящийся в это время под нулевым потенциалом, Начиная с момента времени сз до момента времени происходит повторение цикла стирания, в течение которого элемент 1 10 памяти и другие элементы 1 данной секции накопителя оказываются полу- выбранными по входу 34, а в течение интервала времени с-г они полуныбраны по...

Номер патента: 1531170

Опубликовано: 23.12.1989

Автор: Семенов

МПК: G11C 17/00

Метки: запоминающего, памяти, постоянного, устройства, элемент

...запоминающих устройств (ППЗУ),Целью изобретения является повыше ние коэффициента программирования ЗУ.На фиг. 1 представлен разряд конструкции элемента памяти, на фиг, 2его топология1 ОЭлемент памяти содержит диэлектрическую подложку 1, проводящий слой,образующий плавкую перемычку 2, проводящие электроды 3, диэлектрическийслой 4 с отверстием 5., 5Перемычка 2 служит для невосстанавливаемого прерывания цепи между электродами 3 при необходимости изменения состояния данного элемента памяти ППЗУ в процессе программирования 2 О(записи информации в ППЗУ), Электроды3 служат для соединения перемычки2 с другими элементами накопителя(матрицы запоминающих элементов) исхем управления ППЗУ. Подложка 1 и 25слой 4 служат для крепления, защиты...

Номер патента: 1531171

Опубликовано: 23.12.1989

Авторы: Абрамов, Гуминов, Демин, Филатов

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

...12,15Формула изобретения Накопитель для постоянного запоминающего устройства, содержащий ячейки памяти, каждая из которых состоит 2 О из двух запоминающих транзисторов, стоки которых подключены к соответстнующей разрядной шине накопителя, затворы - к соответствующим адреснымшинам первой группы накопителя, а истоки - к соответствующим адресным шинам второй группы накопителя, истоквторого запоминающего транзистора каждой ячейки памяти, кроме последней,столбца накопителя соединен с истоком первого запоминающего транзистораследующей ячейки памяти этого жестолбца накопителя, о т л и ч а ю -щ и й с я тем, что, с целью повышения информационной емкости накопителя, он дополнительно содержит в каждой ячейке памяти третий запоминающийтранзистор,...

Номер патента: 1531172

Опубликовано: 23.12.1989

Авторы: Варшавский, Кравченко, Мараховский, Цирлин

МПК: G11C 19/00

Метки: асинхронный, параллельный, регистр

...Значение "0" на управляющем выходе 15 регистра делает нечувствительными ячейки 1-3 памяти и управляющий триггер 8 к изменению значений сигналов на информационных входах 11-13 (отсекает регистр от информационных входов). Очевидно, что после этого произвольным образом могут изменяться сигналы на информационных входах 11-13 ячеек 1-3 памяти с тем, чтобы к моменту следующей записи кода в регистр на этих входах были установлены значения, соответствующие разрядам записываемого кода.Перед новой записью кода регистр должен быть возвращен в исходное состояние, для чего подается значение "0" на его управляющий вход 14, Это вызывает появление значения "1" на выходе инвертора 7 и элементов 6 ячеек 1-3 памяти, затем - значения 1 01 на выходах...

Номер патента: 1531173

Опубликовано: 23.12.1989

Автор: Водеников

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...12 одинаково как в режиме выборки, так и в режиме запоминания, и соответственно, время его установления минимально.Токи утечки ключей 6-11 практически не влияют на точность заряда конденсатора 1, так как их информацион- ные входы и выходы находятся под одним нулевым потенциалом,Сопротивления замкнутого ключа 11 и его температурные и временные изменения также практически не влияют на точность заряда конденсатора 1, так как обратная связь на инвертирующий вход операционного усилителя 14, работающего в режиме повторителя с помощью ключа 10, подключена непосредственно к конденсатору 1.Выходное сопротивление источника нулевого напряжения на операционном усилителе 14, подключенного к конденсатору 1, равно:К 14+К 11КК 14 фгде К,-...

Номер патента: 1531174

Опубликовано: 23.12.1989

Автор: Самойлов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...значение; приэтом на его выходе 7, как и в случаеотсутствия ошибки, будет значение,соответствующее истинному значениюкорректируемого разряда информацииосновной 1 памяти.Режим считывания с обнаружениемоднократных и двукратных ошибокПри появлении однократных ошибокв разрядах основной 1 или дополнительной 4 памяти устройство производит не только их коррекцию, но и формирует сигнал ошибки с индикациейнеисправности в блоке обнаруженияошибок, При появлении однократнойошибки на одном из трех входах одного мажоритарного элемента 6, сигналотличается от сигналов на двух других входах этого же мажоритарногоэлемента (возникает неравнозначность).Поскольку входы мажоритарных элементов 6 соединены с соответствующимивходами трехвходовых блоков 8...

Номер патента: 1531175

Опубликовано: 23.12.1989

Авторы: Городний, Гриша, Кильменинов, Римек

МПК: G11C 29/00

Метки: запоминающее

...во второй регистр - те контрольные группы, которые проверяют второй отказавший разряд слова и т.п. При этом в разряд каждого из регистров группы 15 записываются "1", если соответствующая контрольная группа проверяет этот отказавший разряд, В противном случае в соответствующий разряд записывается "0. По окончании записи содержимое первых двух регистров группы 15 через группу поразрядных элементов ИЛИ 17 поступает на регистр 18. Каждое последующее слово (третье, четвертое и т.д.)с регистров группы 15 через коммутатор 16 считывается на элемент 19 сравнения, При этом коммутатор 16 поочередно подает на вход "лемен а 19 со- .держимое (3-2) регистров группы 15,где 3 - это кратность отказа, определенная дешифратором 1 ц группы...

Номер патента: 1531176

Опубликовано: 23.12.1989

Авторы: Котов, Марков

МПК: G11C 29/00

Метки: коэффициента, памяти, передачи, элемента

...диэлектрике Ч - Ч стабилизируется. Данное квазиравновесное состояние следует из модифицированного уравнения (1) с учетом (2) д(Ч-Ч) ЙЧя 11 К(1-К) ---- (5) 35йС ОС После того, как инжекционный токустанавливается на уровне Г 11-К йЧС --- пороговое напряжениец К 2 слинейно изменяется во времени, причем Таким образом, измерив пороговыенапряжения ЭП Ч и Ч после воздей 1ствия соответственно первым и вторым50импульсами напряжения с максимальными амплитудами Ч, и Ч можно определить коэффициент передачи К по формуле (4) .Дополнительным положительным эф 55 фектом предлагаемого способа является устранение необходимости изгоговления тестового транзистора для измерения величины К,В качестве примера конкретного применения способа измеряют...

Номер патента: 1531177

Опубликовано: 23.12.1989

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 29/00

Метки: оперативной, памяти

...на вход 8 устройства, что приводит к увеличению на единицу записанного в счетчике числа. Об отсутствии в ОЗУ ошибок свидетельствуе"г сохранение логической единицы на выходе 16 прерывания устройства и постоянное изменение содержимого регистра 4 адреса ошибки.При обнаружении в какой-либо из ячеек одиночной ошибки блок коррекции выдает на вход 13 признака ошибки устройства импульс напряжения, переводящий триггер 5 в единичное состояние, При этом с его инверсного выхода на выход 16 прерывания устройства выдается логический ноль, извещающий процессор о случайном сбое в накопителеОдновременно, на первом входе элемента ИЛИ 7 появляется логическая единица, запрещающая прохождение через него огрицательных импульсов со входа 14 в последу 1 ощих...

Номер патента: 1532976

Опубликовано: 30.12.1989

Авторы: Дубровский, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...обратному преобразованиям:15329где в качестве номеров разрядов информационных входов и выходов соответственно устройства будет высту"пать хТак как 0 ( у,2"-1, то операцию3 Д+ у можно заменить разрядной инфверсией тех разрядов двоичного кодаЯ, в которых двоичный код у имеетединицы, Это осуществляется с помощью Оинверторов 13,Логический адрес. вектора бит ука-зывается двумя кодами, определяющиминомер (ш+1)-мерного куба, в которомрасположен данный вектор (код 1. ) и 5код начального элемента в (ш+1)-мерном кубе (1,ц ) причем младшие а разрядов Физического адреса, поступающие на входы,1.и являются кодом начального элемента (1." ) в 20(ш+1)-мерном кубе, а код 1. равен ко"ду старших разрядов адреса на входах1 1Рассмотрим работу устройства...

Номер патента: 1532977

Опубликовано: 30.12.1989

Авторы: Варшавский, Кондратьев, Мараховский, Цирлин

МПК: G11C 16/04, G11C 8/04

Метки: запоминающее, очереди, типа

...потенциал откроет МОП-транзистор 44.2 (фиг,Э) и низкий потенциалс инверсного выхода элемента 31,2блока 7 через открытые МОП-транзис 45 торы 44,2 и 46.2 поступит на инверсный вход - выход элемента 31,3 блока .7, что вызовет переключение последнего в единичное состояние, которое вьгзовет срабатывание элемента 42,2, и50 на адресной шине 2,2 записи появится высокий потенциал. Лалее происходит запись информации во,второй элемент 31.2 памяти блока 1, и переходный процесс в устройстве завершается55 появлением высокого потенциала навыходе 30 (фиг,1),После этого на входе 26 вновь восстанавливается низкий потенциал иустройство опять возвращается в со 1532977с тояние, аналогичное исходному, однако теперь информация записана уже впервой и втором...

Номер патента: 1532978

Опубликовано: 30.12.1989

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: адресным, двоично-нарастающим, марш, оперативной, памяти, тестом, шагом

...сигналов с четвертого выхода (3-й разряд) первого счетчика 2 (определяется сменой инфорМации на выходах 00регистра 1). Таким образом, обращение к каждому адресу составляет 16 тактов ,синхросигнала генератора .1 синхроимпульсов. В течение и рвых четырех ,тактов по каждому адресу осуществля" ется операция "Чтение фоновой информации", в течение следующих восьми тактов последовательно осуществляются две операции записи, инверс" ной по отношению к фоновой информации по данному адресу, в послецних 4 четырех тактах .осуществляется повтор- Вная операция "Чтение по данному адресу . Требуемая последовательность выполнения операциР Чтение" и За" пись" обеспечивается сумматрором 8 по модулю два.Внутрь каждой четырехтакт- ноР операции Чтение" ипи...

Номер патента: 1532979

Опубликовано: 30.12.1989

Автор: Глухов

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...передается на первые входы сумматоров 11 по модулю два, навторые входы которых поступает искаженная информация с накопителя 2, Врезультате сложения по модулю два скодом синдрома Б информация восстанавливается и через коммута:ор 12 приналичии сигнала на его управляющихвходах поступает на индюрмационньйвыход устройства.Так как на первом и втором выходахдополнительного блока 13 сравненияинформация различна (код синдрома Б11100 и код синдрома Б 0110), на еговыходе формируется нулевой сигнал.Одновременно на выходе первого элемента ИПИ-НЕ 14 устанавливается нулевой сигнал, так как на его входы поступает код синдрома Б, отличный отнуля. На выходе третьего элементаИЛИ-НЕ 16 устанавливается логическаяединица (сигнал, фиксирующий ошибку),но...

Номер патента: 1534509

Опубликовано: 07.01.1990

Авторы: Блажеевич, Летнев, Терпугов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

...на вход 17 предоставления1 ЩП, устанавливающий триггер 4,который в свою очередь сбрасываеттриггер 3, вырабатывает сигнал навыходе 18 подтверждения захвата ка- .нала (ПЗ), а также открывает шинныеформирователи 5 и 6.,10 Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсов генератора 2 тактовых импульсовчерез элемент И 12 на входы счетчиков 8. Сигнал с прямого выхода триг 45 гера 4 поступает в блок 7 местногоуправления и разрешает установкутриггера 40, который взведется после завершения текущего цикла обращения к оперативной памяти 15 и сня 50тия сигналов синхронизации активногоустройства (СИА), синхронизации пассивного устройства (СИП)поступающих на входы 22 блока 7 местногоуправления, положительным...

Номер патента: 1534510

Опубликовано: 07.01.1990

Авторы: Вайкан, Черняков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Изобретение относится к автоматике и вычислительной технике, предназначено: для построения постоянныхзапоминающих устройств с низкой потребляемой мощностью и являетсяусовершенствованием устройства поавт. св. Р 746730.Целью изобретения является повышение надежности устройства.На чертеже представлена блок-схема постоянного запоминающего устройства,ПЗУ содержит накопитель 1, состоящий из запоминающих модулей 2,первый регистр 3 адреса, второй регистр 4 адреса, первый дешифратор5, регистр 6 признаков, третий регистр 7 адреса со вторым дешифратором 8, формирователи 9, ключевойэлемент 10, триггер 11, источник питания (не показан),Постоянное запоминающее устройство работает следующим образом,В начальный момент времени питание подается на...

Номер патента: 1536400

Опубликовано: 15.01.1990

Автор: Ященко

МПК: G06F 17/30, G11C 15/00

Метки: информации, поиска

...элементов матрицы соединены с соответствующимиразрядами выхода блока управления,управляющие входы с первого по четвертый блока установки и анализапризнаков соединены с соответствующими разрядами выхода блока управления, первый, второй и третий управляющие входы блока накапливающегоИЛИ соединены с соответствующими разрядами выхода блока управления, первый, второй и третий управляющие вы ходы блока анализа элементов матрицы соединены с соответствующимиразрядами управляющего входа блокауправления, первый и второй управляющие выходы блока анализа связейэлементов матрицы соединены с соответствующими разрядами управляющеговхода блока управления, управляющийвыход блока установки и анализа признаков соединен с соответствующимиразрядами...

Номер патента: 1536438

Опубликовано: 15.01.1990

Автор: Браурман

МПК: G11C 11/00

Метки: запоминающее

...лолуслово. Устройство работает следующим образом,При обращении к запоминающему устройству по четному адресу на адресный вход 6 устройства подается лог."О", одновременно поступающий на управляющие входы блока 3 инкрементирования адреса и коммутатора 4, Приэтом адрес с входов 5 устройства поступает одновременно на информационныевходы блока 3 инкрементирования .адреса н на адресные входы второго блока 2 памяти. Так как на управляющемвходе блока 3 присутствует лог. "О",инкрементирование адреса не производится и на выходе блока 3 появляетсяадрес, равный адресу, установленномуна его выходе, Этот адрес поступаетна адресные входы блока 1 памяти. Врезультате одновременно происходитсчитывание ячеек первого блока 1 памяти и второго блока 2...

Номер патента: 1536439

Опубликовано: 15.01.1990

Авторы: Аникеев, Коростелева

МПК: G11C 11/14

Метки: доменной, индуктивности, катушек, памяти, формирователь

...является входом управления формирователя тока. Формирователь гозволяет сократить до двух число дорогих высокочастотных транзисторон для коммутации питающего напряжения. 2 ил. ого поля в доменных другие выводы катуш к коммутаторам 4 вь ктивности, каждый и т четыре ключевых эПри подаче на вход 10 управления ком мутатором сигнала выбора 0 в катушке, подключенной к данному коммутато- ру, начинает протекать переменный ток. В такте А открыт транзистор ЧТ 1 полумостовой схемы 1. Ток катушки 1 Протекает через ЧТ 1, катушку 2, диод 5, транзистор 9 и диод 7. В такте В транзистор ЧТ 1 закрывается, а спадающий ток Т протекает по диоду ЧР 2 полумостовой схемы 1, катушке 2, диоду 5, транзистору 6 и диоду 7. В такте С открывается транзистор ЧТ 2.В...

Номер патента: 1536440

Опубликовано: 15.01.1990

Авторы: Аникеев, Коростелева

МПК: G11C 11/14

Метки: доменной, памяти, синхрогенератор, функциональный

...код в счетчике 2 не изменяется до состояния, соответствующего моменту сброса данного Функционального сигнала, По адресу, соответствующему этому коду счетчика 2, в БПП записывается двоичный код, который после дешифрации соответствующих разрядов в дешифраторе 4 вызывает на выходе 11 сигнал сброса Функционального сигнала, поступающий на вход еброса данного 0-триггера 6. Таким образом, момент появления на входе одного из дешифраторов 4 кода установки или сброса определяет изменение состояния соответствующего ФС; Формирователь 5 строба дешифратора подает сигнал 14 стробирования дешифратора 4 с задержкой, достаточной для завершения переходных процессов переключения счетчика 2 и БПП 3, Этим исключается появление коротких импульсов помех на...

Номер патента: 1536441

Опубликовано: 15.01.1990

Авторы: Акопян, Базаев, Григорьян

МПК: G11C 11/22

Метки: запоминающее

...областей 2 и З.,Формирователь 21 по переднему фронту сигнала Бсч формирует короткий импульс установки "0 суммирующих счетчиков 15 (Фиг. 1 и 2 г,д), а на выходе Формирователя 20 с задержкой на время 1, необходимое для установки "И" счетчиков, формируется импульс. напряжения считывания с длительностью с (фиг, 2 г,д,е). При поступлении сигналов возбуждения на электрод 5 входной пластины 2 вследствие прямого и обратного пьезоэффектов, а также вследствие свойства Накопителя изменять параметры выходного сигнала в зависимости от напряжений векторов и степени остаточных поляризаций подэлектродных областей пластин 2 и 3 на электродах 6 формируются пьезопреобразованные выхоцные сигналы 11 (с) = 1: (И;)П(С) (гце 1 (М, ) - коэффициент...

Номер патента: 1536442

Опубликовано: 15.01.1990

Автор: Игнатьев

МПК: G11C 11/40

Метки: накопитель

...токи считывания. Токсчитывания, включенный в узел, соответствующий эмиттеру управления эле"ментов 9 или 10 выбранного элемента1 с низким уровнем напряжения на базе, протекает в соответствующем эмиттере элемента 3 элемента 2, так какв момент включения тока считыванияэтот элемент имеет самый высокий базовый потенциал. Ток считывания,включенный в узел, соответствующийэлементу 9 или 10 выбранного элемента 1 с высоким базовым потенциалом,по завершении формирования уровнянапряжения на базе элемента 3 целиком протекает в выбранный элемент 1,В результате описанного распределениятоков считывания на входах-выходах 7,8 выбранного столбца матрицы сформи"руются логические напряжения в соответствии с состоянием выбранного элемента 1, На...

Номер патента: 1536443

Опубликовано: 15.01.1990

Авторы: Алексеев, Вельмакин, Городецкий, Изюмов, Исаев, Ковалев, Росницкий

МПК: G11C 17/00

Метки: информации, памяти, подмены, постоянной

...блока, 22 записи лог. "1", являющаяся признаком переполнения устройства.4, Нулевой признак записи,в накопителе 1 по адресу Аь - А ь при числе задействованных страниц более 32,В этом случае осуществляется подбор свободной ячейки в блоках 2 и 3 памяти для размещения очередного адреса, чем достигается увеличение числа подмен дефектных ячеек памяти. Подбор выполняется следующим образом:а) переключение мультиплексора 5 по входу 21 на передачу адреса В - В,1, на входы блоков 2 и 3 памяти из блока 22 записи;б) чтение иэ блока 3 памяти поадресу (А о Аье Вб В фо ) эв) если по этому адресу в блоке 3памяти хранится нулевой признак записи, то мультиплексор 5 переводитсяв режим передачи с выходов накопителя 1 и последовательно выполняютсяпункты а, в,...

Номер патента: 1536444

Опубликовано: 15.01.1990

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...так и на вторые входы И блоков 9 сравнения, на первые входы которых подается считываемая из контролируемого многоразрядного блока памяти тестовая последовательность. И блоков 9 сравнения служат для сравнения данных, считанных из контролируемого многоразрядного блока 11 памяти по заданным последовательностям адресов, с данными, которые былизаписаны по тем же последовательностям адресов, и работают следующим образом еСчитываемые из контролируемого многоразрядного блока 11 памяти коды без изменения поступают на первые входы М блоков 9 сравнения, которые осуществляют поразрядное сравнение поступающих на них кодов. По результатамсравнения информации, записанной в контролируемый мно" горазрядный блок 11 памяти и считанной из него,...

Номер патента: 1536445

Опубликовано: 15.01.1990

Авторы: Комаров, Кузнецов, Кухарев, Трофимов

МПК: G11C 29/00

Метки: дефектов, запоминающее, исправлением, ошибок

...более,двух дефектов, то гарантируется запись информации в согласованном с дефектами виде не более чем за три цик,ла записи считывания,При считывании информации с шин 23в накопитель 22 поступает код адреса.а шину 35 поступает сигнал считывания и информация с выхода 21 черезпервый коммутатор 9 поступает на вхо-,ды блока 10 и записывается в него припоступлении соответствующих сигналовпо шинам 27,ОЗатем на входы 27 поступают сигнаЛы вывода скорректированной.информации (исправляется один сбой, возникший при хранении информации в накопителе). Информация поступает на входы 15 блока 11 сумматоров по модулю два, в сигналы адресных информационных разрядов поступают через второй коммутатор 13 при поступлении сигнала по шине 31 на адресные входы...