G11C — Запоминающие устройства статического типа

Номер патента: 1283861

Опубликовано: 15.01.1987

Авторы: Алексеев, Безручко, Жигалов, Фаткулин, Цепляев

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...дефектных разрядов поступают на соответствующие управляющие входы мультиплексоров 1 О. При этом выходы, соответствующие кодам дефектных разрядов, регистра 6 подключаются через мультиплексоры 10 ко входам соответствующих корректирующих разрядов основного накопителя 3. Таким образом, информация разрядов, требующих корректировки, записывается в корректирующие разряды того же слова.Считывание числа из накопителя 3 в регистр 6 числа,Если адрес, по которому считывается слово, не записан в накопителе 4, те, по этому адресу ни один элемент накопителя 3 не является дефектным, то на всех инверсных выходах дешифраторов 11 установлены единицы.При этом информация с информационныхразрядов накопителя 3 проходит через элементы И 7, элементы ИЛИ 9...

Номер патента: 1285531

Опубликовано: 23.01.1987

Авторы: Ботвиник, Еремин

МПК: G11C 8/10

Метки: дешифратор, запоминающего, строк, устройства

...инвертор открыт, то второй закрыт, и наоборотСледовательно, наодних шинах 15 дешифрации будет низкий уровень напряжений, на других -высокий, Формирователь 4 обеспечивает на подключенных к нему эмиттерах транзисторов 5 некоторое постоянное напряжение П относительношины нулевого потенциала. При этомвозможны два режима работы; 1. "Строка выбрана". В этом режиме на всех эмиттерах транзистора 5 2высокий уровень напряжения (напряжение на них выше напряжения на выходе формирователя 4). При этом напряжение на базе транзистора 6 в ус" тановившемся режиме равно8 тб 9 Я эВт 5 . 59где Б- напряжение на выходеформирователя 4,11 эо 15 падение напряжения напереходе база - эмиттер транзистора 5;БЭ 9- падение напряжения надиоде 9.Напряжение на выходе...

Номер патента: 1285532

Опубликовано: 23.01.1987

Авторы: Бузин, Воскобойников, Вушкарник, Гапонов, Старков

МПК: G11C 11/00

Метки: запоминающее

...записи с помощью счетчиков 1618 адреса. Для этого на управляющийвход 34 подают сигнал разрешения, ана входы выборки кристаллов памятиблоков 4-6 соответствующие сигналывыборки, которые формируются на выходе преобразователя 9. На входе этого преобразователя в порядке возрастания разрядов от младших к старшимустанавливают следующие сигналы:признак несовпадения ПрзНс; нулевойразряд номера опорных точек Ор; первый разряд номера опорных точек 1 р;нулевой разряд регистра 8 Ор Рг 1;первый разряд регистра 8 1 р Рг 1; нулевой потенциал.На выходе преобразователя 9 в порядке возрастания от младших к старшим разрядам формируются сигналы:нулевой разряд управления мультиплексорами Ор МБ; первый разряд управления мультиплексорами. -1 р ИЯ;первый...

Номер патента: 1285533

Опубликовано: 23.01.1987

Авторы: Баринов, Гафаров, Титов

МПК: G11C 11/40

Метки: памяти, ячейка

...и 6,Для записи информации в ячейку памяти необходимо установить потенциалына разрядных входах 12 и 13 вводимой 30информации: на одном - низкий (приблизительно нулевой) а на другом - высокий (приблизительно потенциал источника питания +П ). При увеличеиении потенциала на адресном входе 11 35до высокого уровня открываются транзисторы 5 и б и в узле триггера,подключенном к разрядному входу снизким потенциалом, устанавливаетсянизкий потенциал, а в другом узле - 40высокий потенциал.При этом триггер переключается всоответствующее состояние,При считывании информации потенциал на адресном входе изменяется так 45же, как и при записи, Разрядные входы в начале считывания обычно имеютвысокий потенциал, Рассмотрим слу 33 2 чай, когда...

Номер патента: 1285534

Опубликовано: 23.01.1987

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 11/40

Метки: запоминающее, кмдп, транзисторах

...с помощью входов 7 первой группы устройства и входов 14 второй группы устройства ячейке записана такая информация, что при подключении ячейки к разрядным шинам на шине 8 потенциал падает, а на шине 9 - растет. На управляющие входы 12 разрядного коммутатора при этом поступает положительный потенциал, который передает этот потенциал на входы"выходы триггера-защелки, устанавливая на выходе 10 потенциал меньше, чем на выходе 11.Одновременно сигнал с входов первой группы устройства поступает на адресные шины накопителя, на конце которых находится блок 4 ключей. Транзистор блока 4 ключей, соответствующий выбранной адресной шине, от крывается и на выходе формировйтеля 5 импульсов вырабатывается импульс положительной полярности, который,...

Номер патента: 1285535

Опубликовано: 23.01.1987

Авторы: Зильберман, Калинина, Пенкин

МПК: G11C 16/10

Метки: микросхем, памяти, постоянной, программирования

...может производиться как раздельно за два цикла управления с задержкой (если необходимо) между циклами, так и одновременно за один цикл управления: в регистр 21 - старший байт, а регистр 22 - младший.Контроль содержимого МС памяти 10 производится за два цикла управления. За первый цикл производится запись адреса контролируемого слова в регистр 20 адреса, а за второй цикл производится считывание этого слова. 15 При этом вместо сигнала "б" в момент Т 4 на вход устройства поступает сигнал "7" (фиг, 1), который через вто-. рую схему 12 совпадения поступает на выход 13 формирователя 4 и управляет 20 прохождением информации от входов 3 на выводы 2 блока 1 сопряжения.Цикл программирования МС памяти состоит из операций предварительного...

Номер патента: 1285536

Опубликовано: 23.01.1987

Авторы: Балиашвили, Федин, Якубович

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...подго- товки осуществляет сброс интегратора15 посредством элемента И 13. Когда 45выходное напряжение интегратора 15 достигает опорного Ц , с выхода компаратора 14 поступает запрещающийсигнал, и сигнал на выходе интегратора П, равен Б. Сигнал, поступающий с первого выхода распределителя12, подключает блок 16 после того,как проинтегрируется отрицательныйсигнал Бз. Таким образом, распределитель 12 обеспечивает перезапись информации с интегратора 15 после каждого цикла подготовки-считывания, Причем частота генератора в распределителе 12 задается больше частотыстартовых импульсов па входе 19.Напряжение Ц определяет нижний преодел изменения запоминаемого напряжения.Экономический эффект от внедрения предлагаемого устройства заключается в...

Номер патента: 1285537

Опубликовано: 23.01.1987

Авторы: Белогорский, Торопов, Тычинин

МПК: G11C 29/00

Метки: аварийном, информации, отключении, памяти, питания, полупроводниковой, сохранения

...через резистор 50 12 открывает транзистор 11, подключая вывод формирователя 10 к шине 15 нулевого потенциала.Обращение к матрицам 4 инициируется подачей на функциональный вход 55 16 устройства уровня логического "0", При этом вывод элемента формирователя 10 подключается к шине 15, что соответствует установлению управляющего сигнала выбора матриц 4. Темсамым разрешается прием алреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственновыбранному режиму работы ОЗУ,Описанное соответствует нормальной работе устройства при включенномосновном питании.При провале или исчезновении основного питания конденсатор 14 разряжается так, что выполняется условие ПЬ . Диод 7 открывается и матЯрицы 4 запитываются от...

Номер патента: 1285538

Опубликовано: 23.01.1987

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...счетчик обнуляется и далее продолжает считать, выбирая 1,2 (3-1)-й 50 блоки. памяти. Импульсы с выхода элемента И 7 поступают на блок 17 сравнения, где сравнивается содержимое счетчика 4 и регистра 12, а также на управляющий вход сумматора 15, 55 в котором выполняется поразрядное суммирование по модулю два содержимого одноименных ячеек всех блоков памяти до Ц)-го включительно ДасПостоянное запоминающее устройствос самоконтролем, содержащее нако" питель, адресные входыпервой группы которого подключены к выходу первого регистра, входы которого являются адресными входами первой группы устройства, адресные входы второй группы накопителя подключены к выходам дешифратора, вход которого под ключен к выходу счетчика, установочные входы которого...

Номер патента: 1285539

Опубликовано: 23.01.1987

Авторы: Агибалов, Невский

МПК: G11C 11/00

Метки: запоминающее

...блоков, где определяетза. какой блок должна быть принята записываемая информация, Очевидно, чтоструктура устройства исключает конфликтные обращения к блокам 2. 1-2.4памяти, Результаты предыдущей операции записываются только в один иззапоминающих блоков, не занятых чтением. П р и м е р , Пусть первому адресу чтения соответствует дескриптор Д 1 = 10, второму Д 2 = 1, Полагаем, что в данном такте сигнал на выходе триггера управления записью ТУ = О. Дескрипторы указывают, что первый операнд находится в блоке 2,1, а второй - в блоке 2,4, На выходе дешифратора 11 Формируется управляющий сигнал, определяющий, что запись должна быть произведена в запоминающий блок 2,2. Дескриптор Д 1 обеспечивает прохождение первого адреса чтения через...

Номер патента: 1287229

Опубликовано: 30.01.1987

Автор: Хромов

МПК: G11C 19/00

Метки: буферное, запоминающее

...и группустарших разрядов, Начальные значенияв группы старших разрядов всех счетчиков-регистров 2 и в группу младшихразрядов одного из счетчиков-регист"ров 2 заносятся непосредственно садресных входов 8 и 9 устройства, 35Содержимое групп мпадших разрядовзаписывается с выходов сумматоров 3,на установочных входах О которыхсформированы коды чисел 3, 2 и 1.По сигналам обращения на входе 11 фпроисходит инкрементирование счетчиков-регистров 2, причем последовательный запуск циклов обращения блоков 1 памяти происходит по сигналамс дешифратора 5, которые, пройдя со- ф 5ответствующие элементы И 6, запускают одновибраторы , которые в своюочередь Формируют сигналы обращенияк блокам 1 памяти,Введение сумматоров 3 позволяетодновременно формировать...

Номер патента: 1287230

Опубликовано: 30.01.1987

Авторы: Раев, Смирнов

МПК: G11C 11/14

Метки: доменах, запоминающего, информации, магнитных, накопитель, устройства, цилиндрических

...4) вверх, попадают в участок 8 и далее в расширитель 31 и регистрируются датчиками 32 и 33, Еслив каких-либо регистрах 4 аннигилируют ЦМД, то в ближайших к ним позици 1ях 10 взаимодействия не происходит, 2 От. е, соответствующие этим разрядамЦМД проходят позиции 10 по участку 9канала 7 и попадают в элементы ограждения накопителя,Для проверки ложного зарождения 25ЦМД в регистрах 4 включают источникуправления продвижением ЦМЦ, а узел14 не включают. Если регистры 4 содержат дефекты, которые являются источником зарождения ложных ЦМД, то в ЗОрежиме считывания ложные ЦМД переключаются и каналы 5 выталкивают ЦМДучастка 9 из позиций 1 О разветвленияв участок 8 канала 7, Копии ложныхЦМД продвигаются по каналам 21, 8 ирегистрируются датчиками 32,...

Номер патента: 1287231

Опубликовано: 30.01.1987

Авторы: Свердлов, Соскин

МПК: G11C 11/40

Метки: варианты, его, записи, информации, канальном, моп-транзисторе, памяти, элемент

...электронов из объемной части истокового р-и перехода в объем подложки, В результате концентрация электронов в подложке транзистора возрастает.Эти электроны, попадая в ОПЗ, созданную затвором под каналом транзистора, увлекаются полем к поверхности, приобретая энергию, достаточную для преодоления барьера между крем,нием и окислом.Процесс инжекции из подложки происходит при меньших потенциалах ижектирующей области, чем инжекция иэ канала. Поэтому плавающий затвор при таком процессе получает больший заряд, что ведет к большему сдвигу порогового напряжения, т.е. более эффективной записи.Вторичный пробой стокового р-и пе рехода транзистора может быть вызван различными путями: увеличением стокового напряжения при записи; подачей на...

Номер патента: 1287232

Опубликовано: 30.01.1987

Авторы: Настрадин, Рышков, Старчак

МПК: G11C 11/40

Метки: памяти, элемент

...При этом заряжается конденсатор 4 и открывается транзистор 1. Параметры схемы элемента выбраны такими, что после окончания действия на входе информационного сигнала к моменту прихода импульса на шину 5 питания конденсатор 4 не успевает разрядится до напряжения меньшего по абсолютной величине П,ор (фиг,2 в). Импульс, пришедший .с шины 5 через открытый транзис,тор 1 поступит на сток транзистора 3, т.е. на выход устройства, а так как исток транзистора 1 соединен со стоком транзистора 3 и затвором- транзистора 2, то на время, равное длительности импульсаь, откроется транзистор 2, и произойдет "подзарядка" конденсатора 4 через открытый транзистор 2 и нагрузочный транзистор 3 от источника питания (не 2 гпоказан). В дальнейшем в результате...

Номер патента: 1287233

Опубликовано: 30.01.1987

Авторы: Болдырев, Дубинко, Карпенко, Чельдиев

МПК: G11C 13/06

Метки: выборкой, запоминающее, произвольной

...2 и 3, поляризатор 4, матрицу 5 записи-выборки, анализатор 6, фотоприемник 7 дешифраторы 8 и 9, усилитель 10.20Матрица записи-выборки выполнена в виде двухслойной магнитооптической планки, например, из висмутосодержащего феррит-граната или ортофери 25 та, на подложке иэ, например, галлий-гадолиниевого граната. Внешний слой пленки выполнен из материала, имеющего меньшую величину коэрцитивной силы, чем материал внутреннего слоя. На поверхность пленки нанесена система токоведущих шин (не показаны).Запоминающее устройство работает следующим образом. 35В исходном состоянии все ячейки матрицы записи-выборки намагничены в одном направлении (фиг.2 а.За) .При записи информации в определенные ячейки матрицы 5 записи-выборки 4 О (фиг.1) от...

Номер патента: 1287234

Опубликовано: 30.01.1987

Автор: Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...50Возникают ситуации, когда эти емкостные токи, суммируясь в какам-либо трансформаторе, создают помеху,по мощности соизмеримую с сигналамикода "1", что усложняет их подавление,55На выходе выбранного формирователяв блоке 5 при его включении возникает перепад напряжения. Числовой так 1 проходит по выбранному проводу 2, диоду 8, клячу блока 6.В идеальном случае при отсутствии помех нуля на выходе обмотки 10 считывания и входе усилителя 11 сигнал считывания имеет вид, показанный на фиг.Зб (через сердечник 9 проходит противатак, создающий сигналобратной полярности). Однако из-за наличия множества емкостных связей числовых проводов 2, выбранных формирователем выборки блока 5, с ос" тальными числовыми проводами 2 емкостные токи...

Номер патента: 1287235

Опубликовано: 30.01.1987

Автор: Бодня

МПК: G11C 19/00

Метки: буферное, запоминающее

...н единичное состояние, на его инверсном выходе появится лог."0", а на выходе элемента 2 ИНЕ 6 - лог."1", которая разблокирует входы элементов И-НЕ 1 и 2, Буферное запоминающее устройство готово для приема информации. Информация может поступать на входы 5 н импульсном виде, причем при записи единицы кодовый, импульс поступает на вход элемента И-НЕ 2, выход которого связан с Я-входом триггера 3 35 для установки его в единичное состояние, а при записи нуля кодовый импульс поступает на вход элемента И-НЕ 1, выход которого связан с К-входом триггера 3 для установки , 40 его в нулевое состояние. Запись информации н триггер 3 начинается с появлением импульсного сигнала на стробирующем входе 4 и разрешена на всем протяжении этого сигнала. ф...

Номер патента: 1287236

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 37 формируется сигнал "Буфер заполнен", который поступает на выход 20 устройства.При поступлении запроса на чтение данных по входу 17 устройства он проходит элемент ИЛИ 9 и устанавливает в единичное состояние триггер 42 блока 6 приоритета. По положительному фронту сигнала на втором выходе генератора 40 тактовых импульсов устанавливается в единичное состояние триггер 44 блока 6 приоритета, выходной сигнал которого поступает на вход блока 4 Формирования адреса и вход блока 11 синхронизации. В это время к адресным входам накопителя 37 через коммутатор 24 подключены выходы счетчика 26 20 25 30 35 40 45 50 55 адреса чтения и производится чтениеданных из накопителя 37. Считанныеиз накопителя 37 данные поступаютчерез...

Номер патента: 1287237

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...на элемен те 38 задержки, поступает на входы элементов И 47 и 48, на которых проверяется выполнение условия окончания передачи блока данных. Счет передан- ных данных в блоке осуществляется 50 счетчиком 14, которыйизменяет свое состояние по заднему фронту сигнала на выходе элемента ИЛИ 33. Дешифратор 11 выделяет соответствующие состояния счетчика 14, которые срав ниваются с заданными на второй группе выходов регистра 9. Сравнение производится на элементе И-ИЛИ 16. В случае передачи требуемого объема вблоке данных на выходе элементаИ-ИЛИ 16 присутствует высокий уровень сигнала. В противном случае высокий уровень сигнала на выходе элемента НЕ 43 разрешит прохождение сигнала с элемента 38 задержки черезэлемент И 48 на вход элемента ИЛИ 33и...

Номер патента: 1287238

Опубликовано: 30.01.1987

Авторы: Ефремов, Калюжный, Панов

МПК: G11C 19/00

Метки: буферное, запоминающее

...информации из накопителя блоком 14 вырабатывается на выходе 57 блока 14 импульс +1 АС 4, поступающий на вход 56 счетчика 8 и увеличивающий его значение на единицу. Выходы регистров 15 объединяются, поэтому выход 55 будет состоять из восьми шин.Подключение регистров 15 к входам- выходам осуществляется под действием распределителя 18, который выдает данСчетчик 7 увеличивает свое значение на единицу под действием сигнала (+1 АЗП), поступающего с блока 14. Изменение счетчика 7 происходит одновременно с выдачей адреса регистрами 4 адреса записи чисел. Переписывание адреса счетчиков 7 в регистры 4 происходит в промежутке времени, соответствующем записи информа. ции в накопительВ режиме считывания при наличии сигнала СЧ, вырабатываемого...

Номер патента: 1287239

Опубликовано: 30.01.1987

Авторы: Андреев, Бохонко, Дубицкий, Калынюк, Саганенко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...усилитель 1, переключатель 2 тока, инвертор 3 тока, интегратор 4 и ограничительный. элемент на резисторе 5.Аналоговое запоминающее устройство работает следующим образом.В режиме выборки переключатель 2 тока находится в положении, при котором вход переключателя соединен с его первым выходом, как это показано на чертеже, Напряжение с выхода устройства поступает на неинвертирующий вход дифференциального усилите,ля 1 через резистор 5, причем падение напряжения на резисторе 5 практически равно нулю, поскольку выходной ток инвертора 3 тока в режиме выборки равен нулю, а вход усилителя 1 является высокоомным. В результате действия отрицательной обратной связи напряжение на выходе интегратора 4 отслеживает напряжение нвходе устройства с...

Номер патента: 1287240

Опубликовано: 30.01.1987

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...его содержимое черев мультиплексоры 14 и 2 поступает на выход 20).При операции ".Блокировка коррекции" в регистр 9 выполняется запись первого бита, после чего отменяется коррекция одиночных ошибок в блоке 4. В последующих операциях "Чтение памяти" нескорректированная информаЦия с выхода блока 1 памяти через регистр 8 и мультиплексор 12 выдается на выход 20 устройств, что необ- хОДИМО Для локализации ОДиночных Ошибок при ремонте устройства.В этом режиме признак одиночной ошибки выдается на выход 19 устройства. При операции маскирования ошибкив блок 9 записывается 0 битов, послечего блок 4 отменяет выдачу сигналаошибка на выход 19. 6Операции защиты выполняются следующим образом.Если в регистр 9, кроме первогои второго битов, записаны...

Номер патента: 1288755

Опубликовано: 07.02.1987

Авторы: Курочкин, Нецветов, Службин, Темерти

МПК: G11C 11/14

Метки: доменах, запоминающего, магнитных, накопитель, устройства, цилиндрических

...путем подачи в проводники 2и 2" двухфазных раэнополярных импульсов тока (фиг. 2) продвигаютсявдоль канала 2 ввода-вывода, занимаяпоследовательно позиции А, Б, В, Г,А Узел 4 генерации ЦМД осуществляет их зарождение через один пространственный период.Когда ряд ЩЩ 20 в канале 2 ввода-вывода расположится каждый напротив своего регистра 3 хранения информации в позициях Г канала 2 вводавывода, осуществляется обмен ЦМД 20и 21 между каналом ввода-вывода ирегистрами хранения. Во время операции обмена ЦМД импульсы тока вканал ввода-вывода не подаются, аподается ток противоположной полярности в проводники 3 -3 (фиг. 3),При этом ЦМД 20, находившийся в канале 2 ввода-вывода, выталкивается1 Илевым краем проводника 3 (на притягивающий полюс в позицию...

Номер патента: 1288756

Опубликовано: 07.02.1987

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...основной памяти,Таким образом, каждая строка в накопителе 5 отвечает за 2 строк в основной матрице и указывает адресбрака этой группы строк, Для запоминания адреса брака используется одна перемычка 7 в накопителе 5,Для записи адреса неисправнойячейки основного накопителя на входыпервой и второй групп подается адресэтой ячейки, а на вход записи - высокое напряжение, При этом пережигается перемычка 7 накопителя 5, соответствующая тесту неисправности в основ. ном накопителе. После пережига перемычек 7 схема памяти готова к работе.При смене на входах первой и второй групп устройства адреса Формирователь 1 открывает элемент 9 разряда, разряжая выходную шину 14 до Произв.-полигр. пр-тие, г,нуля. Если на входах устанавливаетсяадрес исправной...

Номер патента: 1288757

Опубликовано: 07.02.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...И 6, Сигнал с первого выхода блока 12 приоритетов задерживается элементом 13 задержки и поступает на вход Формирователя 11 импульсов, который по переднему фРонту задер жанного сигнала формирует стробирующий импульс, подаваемый на другие входы элементов И 6. На выходах элементов И 6, на одних входах которых 5.7 4присутствует сигнал логической " 1", формируются импульсы, которые увеличивают по своему заднему фронту со-. держимое соответствующих счетчиков 7 слов и поступают на входы элемента ИЛИ 8. Сигнал с выхода элемента ИЛИ 8 осуществляет запись информационного слова в накопитель 1 и по заднему фронту модифицирует счетчик 16 адресов записи.При поступлении на вход устройства следующих информационных слов процесс повторяется. Таким...

Номер патента: 1288758

Опубликовано: 07.02.1987

Автор: Иванов

МПК: G11C 29/00

Метки: запоминающее, информации, контролем

...элемента 7 задержки устанавливает регистры 17 в состояние 0000. Единичное состояние триггера 24 определяет режим считывания содержимого ячеек блока 1 памяти.По заднему фронту сигнала с выхода генератора 18 триггер 25 уста-, навливается в состояние "1", после чего с выхода элемента И 19 начинают поступать импульсы считывания, которые, пройдя через элемент. 2 И-ИЛИ 20 на вход формирователя 26, вызывают появление на выходе последнего сигналов, осуществляющих считывание содержимого ячеек блока 1 памяти поадресам, определяемым состояниемсчетчика 21.1288758 Запоминающее устройство с контролем информации, содержащее блок памяти, блок управпения и сигнатурный анализатор, причем информационные входы и тактовый вход устройства соединены...

Номер патента: 1288759

Опубликовано: 07.02.1987

Автор: Протасеня

МПК: G11C 29/00

Метки: запоминающее

...селектор 13 (на всех управляющихвходах селекторов 13 присутствует ккод логического нуля) поступает навыход 9. На всех выходах 9 в этомслучае появляются одинаковые информационные слова.Функционирование блока 16 и блоков 15 аналогично функционированиюблока 14.После появления импульса на тактовом выходе накопителя 11 на выходах 6 появляются уровни логического нуля, разрешая запись в накопители 11 следующей серии информационных слов. Если по какому-либоиз входов 1 начинают поступать систематические или случайные ошибки водном и том же информационном словеразных серий или если это информационное слово в разных сериях систематически, случайно запаздываетсвыше заранее заложенной в накопителе 11 допустимой величины, то 45прием информации по...

Номер патента: 1290415

Опубликовано: 15.02.1987

Авторы: Олейник, Толочек, Яблонский

МПК: G11C 5/02

Метки: биаксах, двухслойных, запоминающих, кассета, матриц

...ее натяжения. Крышки 2 установлены на полках двутаврообразной изоляционной обоймы 1 и скреплены с ней и друг с другом при помощи П- образных скоб 7 с загнутыми внутрь концами, выполненных из упругого ма териала, причем для скоб 7 на концах крышек 2 предусмотрены прорези 8, позволяющие обеспечить необходимую центровку крышек 2 друг относительно друга. В крышках 2 выполнены также 40 отверстия 9, которые могут быть использованы для закрепления кассеты, заполненной биаксами, в устройстве для прошивки шинами записи и считывания. В полках двутаврообразной изоля ционной обоймы 1 выполнены сквозные отверстия 10, через которые протягивают шины записи (не показано), а на . противоположных гранях ребра выполнены пазы 11 для размещения...

Номер патента: 1290417

Опубликовано: 15.02.1987

Авторы: Нестеренко, Пельтек, Попов, Редько

МПК: G11C 11/00, H02J 9/06, H02M 7/04 ...

Метки: включающей, долговременной, оперативной, памяти, процессор, себя, узлы, электронно-вычислительной, электропитания

...при наличии сетевого напряжения с допустимой амплитудойна первсм и втором выходе делителячастоты имеется логическая единицаСигналы на выходах делителя частотыне изменяются и при кратковременномпропадании либо уменьшением величинысетевого напряжения (фиг.2, ,сй ).При этом ЭВМ 4 находится в обычномрежиме, так как во время кратковременного сбоя электропитания.преобразователь, 3 напряжения получает энергию от буферного источника 2 постоянного напряжения.При длительном отсутствии сетевого.напряжения (11: ) из-эа конечной емкости буферного источника 2 постоянного напряжения необходимо защититьинформацию, находящуюся в быстродействующем, но энергозависимом узле 6оперативной памяти. С этой целью напервом выходе делителя частоты таймера 11...

Номер патента: 1290418

Опубликовано: 15.02.1987

Авторы: Березин, Онищенко, Сушко

МПК: G11C 11/00

Метки: автономным, динамическое, запоминающее, контролем

...элементом памяти накопителя 1), т,е. на выходах блока 15 декодирования присутствует ненулевая комбинация сигналов, текущий адрес слова запоминается в признаковой части блока 2 ассоциативной памяти. Занесение адресов дефектных элементов памяти вблок 2 ассоциативной памяти разрешается сигналом с элемента И 12 только в режиме самстестирования. В режиме внешних обращений совпадение внешнего адреса 21 и адреса, хранимого в признаковой части блока 2 ассоциативной памяти, инициирует запись (в режиме внешней записи) или считывание (в режиме внешнего считывания) из числовой части блока 2 ассоциативной памяти соответствующих информационных и контрольных разрядов, Управляющий выход блока 2 ассоциативной памяти используется для регистрации...