G11C — Запоминающие устройства статического типа
Накопитель для запоминающего устройства
Номер патента: 999107
Опубликовано: 23.02.1983
МПК: G11C 11/14
Метки: запоминающего, накопитель, устройства
...продвижение ЦМД осуществляется с помощью 2-.образных аппликаций, расположенных в регистрах,хранения и в канале продвижения ЦИД,находящихся на смежных, магнитосвя-.занных 2-образных аппликациях(Фиг. 2 с 1 8) При следующем поворотеуправляющего поля на 90 ф ЦМД приходят только на массивные ковшеобраз-.ные части 2-образных аппликаций(фиг. 2), Такой переход доменов происходит вследствие неравнозначностимагнитных полей аппликаций наводимых полем управления Н 1 у, магнитное полемассивной аппликации, притягивающее домены, намного больше магнитного поля аппликации с нормальными размерами. Б. Вывод информации из регистров На Фиг. 30- д показаны этапы продвижения доменоВ О 1, О,1 и О в регист/ р рах 3 и в канале 2 продвижения ЦИД.При вращении...
Способ стирания информации в элементе памяти
Номер патента: 999108
Опубликовано: 23.02.1983
Авторы: Власенко, Мальцев, Масловский, Милошевский, Нагин, Тюлькин
МПК: G11C 11/40
Метки: информации, памяти, стирания, элементе
...велика, т.е.примерно равна Од, то. такой импульсприведет к сравнительно быстромууменьшению порогового напряжения отего исходного значения От ( 0 ) донекоторого значения О. (Ос), определяемого амплитудой импульса стирания Оср, но величина этого уменьшения Ь = О ("0") - О. мала (посравнению с ЬО. при меньших О) ине изменяется при дальнейшем увеличении времени стирания (фиг. 1, кривая.с О = О),Наличие же в предлагаемой формеимпульса стирания составляющих. самплитудой О (Ос обеспечивает больший сдвиг порогового напряжения Ы 3чем пРи О = Одскб(фиг. 1 кРивые сО , О , ОО ),Напротив, если амплитуда прямоугольного импульса стирания сравнительно мала, т.е, ОО щи, то вплотьдо определенного времени вообще непроизойдет изменения порогового...
Устройство преобразования информации для голографической памяти
Номер патента: 999109
Опубликовано: 23.02.1983
Авторы: Ермилов, Кулешов, Пилипович, Шматин
МПК: G11C 13/04
Метки: голографической, информации, памяти, преобразования
...выходами блока кодирования являютсявыходами устройства, введены блок Формирования константы и второй блоксуммирования, входы которого соединеныс вторыми входами блока кодированияи являются второй группой вхрдов устройства, выход второго блока суммиро- Ования соединен с вторым зходом блокасравнения, выход которого соединен спервым входом блока Формирования константы, второй вход которого являетсявходом устройства, выходы блока формирования константы соединены с входами блока кодирования и блока индексации.На чертеже представлена функциональная схема предлагаемого устройства,Устройство содержит второй 1 ипервый 2 блоки суммирования, блок 3кодирования, блок 4 сравнения, блок5.формирования константы и блок 6 индексации.Блок 4 сравнения -...
Устройство для считывания информации из ассоциативной памяти
Номер патента: 999110
Опубликовано: 23.02.1983
Авторы: Бикмухаметов, Тахаутдинова, Трусфус
МПК: G11C 15/00, G11C 7/00
Метки: ассоциативной, информации, памяти, считывания
...ответа. Одноименные элементы И 2, И 3 и ИЛИобразуют соответствующий элемент цепи очередности.Устройство работает следующим образом.После опроса ассоциативной памятисигналы с выходов ячеек памяти, содержимое которых удовлетворяет критерию поиска, устанавливают по входам 13 соответствующие триггеры 1 вединичное состояние, Сигнал установки по входу 11 подготавливает работуустройства, переводя первый триггер 6и триггер 12 через элемент ИЛИ 11 вединичное состояние, а остальныетриггеры 6 - в нулевое состояние.Сигнал запроса с выхода генератора 9 тактовых импульсов проходит через открытый элемент И 10 и поступает на входы элементов И 7 и нулевой вход триггера 12, который сбрасывается в нулевое состояние и запирает элемент И 10, Далее...
Программируемое постоянное запоминающее устройство
Номер патента: 999111
Опубликовано: 23.02.1983
МПК: G11C 17/00
Метки: запоминающее, постоянное, программируемое
...х+хгде х - бит в данном разряде основной микросхемых - бит в данном разряде допол 2нительной микросхемы 2 итаблицей истинности:ступившему адресу информация и параллельно " информация из дополнительного модуля 2 памяти, относящаяся ксоответствующеЙ группе адресов (слов)модулей 1 памяти,программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит М модулей 1 памяти и дополнительный модуль 2 памяти с и разрядными выходами и дешифратор 3, выходы которого соединены с входами выборки соответствующих модулей 1 памяти. Вход выборки дополнительного модуля 2 памяти соединен с шиной разрешающего потенциала, Адресные входы модулей.1 памяти, входы дешифратора 3 и адресные входы...
Запоминающее устройство
Номер патента: 999112
Опубликовано: 23.02.1983
Авторы: Гофман, Нарежный, Ревякин, Славянинов
МПК: G11C 19/00
Метки: запоминающее
...разрешения с точкизрения ухудшения фильтрующих свойств,а с другой стороны - отсутствие искажения,формы сигнала на выходе. Остаточный поток в этом случае определя-.1 ется формулой гдето Скп- удлинение дискрета разрения.Уменьшение выходного потока помехв предложеннои устройстве при И = 3 и ф= 2 сравнительнос устройством,реализующим принцип накопления известного устройства для аналогового выходного сигнала более чеи в 40 раз. 5 999112водит к увеличению сложности и объеиаустройства. Минимальная длительностьдискрета ограничена быстродействиемрегистров сдвига, выпускаемых электронной промышленностью, а такие стоимостью и сложностью устройства в целом.Цель изобретения - повышение точности воспроизведения формы входногосигнала.10Поставленная...
Стробирующее устройство
Номер патента: 999113
Опубликовано: 23.02.1983
Авторы: Воронцов, Мякотин, Пощеленко, Харламов, Шайдуров
МПК: G11C 27/02
Метки: стробирующее
...- ток, проходящий в излучатель 10 поля и создаваемый генератором 9 тока;.Е - напряжение сигнала на выходе датчика 11 поля; Е Р,А - сигнал хронирования; Еу сигнал на выходе первого интегратора; Еу - сигнал на выходе второго интегратора. 13 4Устройство работает следующим образом,Генератор 9 тока Формирует в излучателе 10 поля импульсы тока (фиг.2 О)и запускает формирователь 8 сигналовуправления (фиг. 23), Под воздействием импульсного поля в обьекте поиска возникает переходной процесс,который наводит в датчике 11 разнополярный спадающий сигнал,(фиг. 2),Данный сигнал поступает на вход стробирующего устройства, Формирователь 8выдает задержанные относительно импульсов тока генератора 9 на заданную величину времени...
Оперативное запоминающее устройство типа с обнаружением и исправлением ошибок
Номер патента: 999114
Опубликовано: 23.02.1983
Авторы: Бондаренко, Брянцев, Тафинцев, Титов
МПК: G11C 29/00
Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа
...и в случае ошибки выдает сигнал на входы элементов И 7 и на вход элемента И 35. Кро- ме того, считанная информация анализируется элементами И 12 и элементами ИЛИ-НЕ 21 по синхронизирующему их срабатыванию, второму стробирующему сигналу, поступающему на третий вход 38 устройства. В случае отсутствия неисправности в трактах считывания на входах и выходах элементов И 12 и ИЛИ-НЕ 21 соответственно будут комбинации сигналов, представлены в табл,1.Таблица99911" Табли ца 2 Элементы И 12 Элементы ИЛИ-НЕ 21 Выход Входы Выход Входы Тракты считывания Элемент И 16Состояние Трегистрачисла послеисправленияоцибки Элемент И 13Верно Сбой Вхо- Выходы ды Вхо- Выходы ды ВыхоВхо- Выходы ды Входы РС СС 1 2 1 2 1 о оо 1 о ао о о а 1 0 0 0 Гф 1 1 1 О1. 0 0 11 0...
Устройство для защиты информации в блоках памяти при отключении питания
Номер патента: 999115
Опубликовано: 23.02.1983
Авторы: Евстафьев, Твеленев, Фомин, Швалев
МПК: G11C 29/00
Метки: блоках, защиты, информации, отключении, памяти, питания
...в устройство для защиты информации в блоках памяти при отключениипитания введен нелинейный элемент,один вывод которого соединен с выходом резервного источника питания,а другой - с входом первого формирователя выходных сигналов,На чертеже изображена функциональная схема предлагаемого устройствадля защиты информации в блоках памяти при отключении питания, 26Устройство содержит резервный источник 1 питания, переключатель 2,формирователь 3 сигналов блокировки,управляющие входы 4, предназначенныедля подачи сигнала "Выбор микросхемы",Бвход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый 1 1 и второй 12 формирователи 56выходных сигналов, нелинейный...
Динамическое полупроводниковое запоминающее устройство
Номер патента: 1001173
Опубликовано: 28.02.1983
Авторы: Гизатуллин, Иванов, Кирсанов, Кренгель, Пермитин, Федосов, Хорьков
МПК: G11C 11/403, G11C 7/00
Метки: динамическое, запоминающее, полупроводниковое
...накопителя 16, связанных с адресами выбора строки матрицы накопителя информации. При этом на управляющие входы первого и третьего коммутаторов 13 и 15 с выхода первого формирователя б в режиме ОБРАЩЕНИЕ поступает такой уровень напряжения, который разрешает прохождение информации через коммутаторы 13 и 15 с второй группы входов Работа третьего коммутатора 15 по передаче информации на выход со стороны второй группы входов аналогична работе первого и второго коммутаторов 13 и 14. При поступлении, например, высокого уровня напряжения на управ ляющий вход третьего коммутатора 15 (Фиг.2) по первым входам открыты элементы И 19 первой группы 18, что обеспечивает прохождение инфорМации с второй группы входов коммутатора 50 15 через элементы...
Запоминающее устройство с самоконтролем
Номер патента: 1001174
Опубликовано: 28.02.1983
Авторы: Колесник, Масленников, Тужилова
МПК: G11C 11/00
Метки: запоминающее, самоконтролем
...по числу выходов блоков памяти.Устройство работает следующим образом.При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б, запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей ин формации. Если переходные процессы в блоках 1 памяти еще не закончились, то информация на выходах блоков 1 случайна и не одинакова, при этом всхеме 2 сравнения нет совпадения ин формации. Следующий сигнал с выхода...
Генератор цилиндрических магнитных доменов
Номер патента: 1001175
Опубликовано: 28.02.1983
Авторы: Карасев, Раев, Сперанский
МПК: G11C 11/14
Метки: генератор, доменов, магнитных, цилиндрических
...токовая шина и пермаллоевая аппликация, в токовой шине, 5 в месте ее сопряжения с пермаллоевойппликацией, у края последней выполено отверстие вытянутой формы.Ма фиг.1 и 2 изображена конструкция предлагаемого генератора. 10Генератор ЦМД содержит магнитоодноосную пленку 1, на поверхности которой расположены магнитосвязанные токовая шина 2 с отверстием 3 вытянутой форьы и пермаллоевая апплика ция 4. Область 5 зарождения ЦМД расположена вблизи края отверстия 3 в месте сопряжения токовой шины 2 и пермаллоевой аппликации 4.Предлагаемый генератор работает следующим образом.При пропускании импульса тока генерации ЦМД ) соответствующей поНлярности через токовую шину 2 на краях отверстия 3, обтекаемых током, в частности, в области 5, возникает...
Накопитель для многофункционального запоминающего устройства
Номер патента: 1001176
Опубликовано: 28.02.1983
Авторы: Гиль, Нестерук, Потапов, Танхимович
МПК: G11C 11/14
Метки: запоминающего, многофункционального, накопитель, устройства
...в шину 13 управления, инициирует ввод слова данных в регистры 3.При считывании информации ЦМД слова данных, продвигаясь по регистрам3, достигают репликаторов ЦМД 5 и переводятся управляющим импульсом тока,подаваемым в управляющую шину репликаторов ЦМД, из регистров 3 в регистр7. Последовательность считываемыхЦМД поступает разряд за разрядом кэлементам 9 считывания ЦМД,В предлагаемом накопителе помимофункций приема, хранения и выдачиданных выполняются логические опера ции ЗАПРЕТ и КОНЬЮНКЦИЯ, которые обладают свойством функциональной полноты.Возможны два варианта выполнения логических операций, В первом случае оба операнда находятся в регистрах 3, а во втором - один операнд от генераторов ЦМД 8, а второй находится в регистрах 3....
Устройство для переадресации информации
Номер патента: 1001177
Опубликовано: 28.02.1983
Автор: Андреева
МПК: G11C 19/08
Метки: информации, переадресации
...что приводит к,тому, что из элементов 26, 27, 32, 33, 38, 39, 42, 43 открыт будет только элемент 33;изменяется состояние О-триггера 19 из состояния О он переключается в состояние "0",поскольку на втором такте поступление на него новой информации через элемент 27 по шине 17 и через элемент 25 с триггера 20 запрещено (элемент 25 закрыт сигналом с инверсного выхода 52 регистра 2);в три 1 гер 20 через элемент 33 записывается бит 13.Таким образом, содержимое регистра 5 на втором такте составит ОООО а бит О по шине 18 через выходной коммутатор 7 и первому информационно- му выходу 13 передается к доменному генератору для записи в первый регистр хранения ЦМД-кристалла.На третьем такте:содержимое счетчика 3 не изменяется, так как третий...
Регистр сдвига
Номер патента: 1001178
Опубликовано: 28.02.1983
Автор: Киляков
МПК: G11C 19/14, G11C 19/36
...регистра к источнику питания 0 все реле 4-6 ячеек 1-3 памяти находятся в исходномсостоянии.При поступлении первого кода наконтакты 17 и 18 ячейки 3 памятивключается соответствующая комбинацияреле 5 и 4 и встает на самоблокировку по цепям иэ размыкающих контактов11 и 12 третьего реле ячейки 2 памяти диодов 7-10 и замыкающих контактов 13 и 14 реле 4 и 5 ячейки 3 памяти. В принципе в этот момент импульс,эх может заканчиваться, так как реле 4 и 5 будут под током еще в течение времени срабатывания реле 6 ячейки 2 памяти, которое может быть выбрано достаточно большим и, следовательно, время отпускания контактов 13и 14 реле 4 и 15 ячейки 3 памяти увеличивается за счет диодов 9 и 10, которые исключают возможностью непосредственного попадания...
Аналоговое запоминающее устройство
Номер патента: 1001179
Опубликовано: 28.02.1983
Авторы: Дзибалов, Копотилов, Литвиненко, Лукьянов, Щербак
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...устройства, второй усилитель, неинвертирующий вход которого соединен с шиной нулевого потенциала, и ключи, введены параллельно соединенные второй накопительный элемент; например второй конденсатор, и пассивный элемент, например резистор, первый вывод которого соединен с выходом первого ключа, вход первого ключа соединен с выходом первого усилителя и первым входом второго ключа второй вход которого является входом устройства, выход второго ключа соединен с инвертирую щим входом первого усилителя, неинвертирующий вход которого соединен с выходом второго усилителя и с одной из обкладок первого конденсатора, другая обкладка которого соединена с вторым выводом резистора и инвертирующим входом второго усилителя.На чертеже изображена...
Устройство для контроля памяти
Номер патента: 1001180
Опубликовано: 28.02.1983
МПК: G11C 29/00
Метки: памяти
...между ячейками памяти, относящимися к одному К - разрядному числу машинному слову) или иначе, ячейками, имеющими общий адрес (фиг. 2). Строки таблицы 1 содержат.Ф -разрядные двоичные коды чисел от 0 до К, где Ф= ООК. Строки таблицы 2 инвертированы по отношению к строкам таблицы 1Тест заключается в последовательной записи по каждому адресу памяти двоичных К-разрядных кодов, составляющих столбцы таблиц 1 и 2, Так,двоичный код первого столбца таблицы 1 проверяет наличие параэитного влияния нечетных разрядов(1,3,5 и т,д.)на четные0,2,4 и т.д.). Если междупервой и второй ячейками памяти одного К-разрядного слова (числа) будетзамыкание, то при первой проверкезаписи,первого столбца) во вторуюячейку запишется ложная единица,Столбцы таблиц...
Устройство для контроля оперативной памяти
Номер патента: 1001181
Опубликовано: 28.02.1983
Авторы: Криворотов, Летнев, Резван, Шакарьянц
МПК: G11C 29/00
Метки: оперативной, памяти
...16 контролируемой оперативной памяти,Устройство работает следующим об-разом.Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресовобеспечивает получение прямого и инверсного теста "Дождь".Переполнение счетчика. 3 адресов 4 Оозначает прохождение одного малогоцикла. Импульсы переполнения счетчика3 адресов подсчитываются счетчиком 4циклов, Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнениясчетчика 4 циклов подсчитываются счетчиком б. На время последнего малогоцикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сиг Онал на элемент И 14, на который черезкоммутатор 10 и коммутатор 13 в случае прохождения прямого теста "Дождь",поступают считанные из выбранногоразряда...
Устройство для контроля оперативной памяти
Номер патента: 1001182
Опубликовано: 28.02.1983
Авторы: Криворотов, Летнев, Резван, Шакарьянц
МПК: G11C 29/00
Метки: оперативной, памяти
...устройства коммутаторы 12 подключают к входу регистра 3 выходы элементов И 21 либо выходы элементов ИЛИ 22 в зависимости от управляющего импульса на входах 18, поступающего с выхода счетчика 9. В исходном состоянии все элементы устройства. обнулены ( цепи обнуления не показаныи сигнал "0" на входах 18 коммутаторов 12 подключает к входу регистра 3 выходы элементов И 21. Блок 1 вырабатывает тактовую последовательность импульсов на выходе 15. В первом подцикле счетчики 5 и 10 работают синхронно от одних и тех же тактовых импульсов блока 1. При этом на входах сумматора 11 коды - одинаковые, а на его выходе - низкий уровень. По окончании подцикла формирователем 7 выделяется задний Фронт импульса с выхода триггера б и на элементе И 8...
Устройство для контроля и измерения параметров блоков памяти
Номер патента: 1001183
Опубликовано: 28.02.1983
Авторы: Бабаев, Бакакин, Митрофанов, Толчинский
МПК: G11C 29/00
Метки: блоков, памяти, параметров
...5) элемент ИЛИ 63 и элементы ИЛИ 64 - 66.Блок задания эталонных напряжений содержит ( фиг. 6) коммутатор 67 и стабилизаторы 68 - 70 напряжения.Формирователь эталонных кодов содержит фиг. 7) элементы ИЛИ 71 - 73 и элементы И 74 - 82, выполняющие Функции шифратора, количество которых определяется разрядностью числа и количеством кодов, необходимых для работы устройства.На фиг. 7 обозначены входы 83 питания формирователя.Устройство работает следующим образом.Последовательность видов измерения параметров задается счетчиком 6 (Фиг, 1). Переход к следующему виду измерения производится изменением его состояния вследствие прибавле ния единицы, поступающей с формирователя 7 на вход счетчика б, или путем ввода параллельного кода на вход блока...
Формирователь сигналов выборки адресов
Номер патента: 1003141
Опубликовано: 07.03.1983
Автор: Кугаро
МПК: G11C 8/00
Метки: адресов, выборки, сигналов, формирователь
...0,8 В при согласовании схемы с уровнями ТТЛ логики, транзистор 18 заперт и ток через него равен нулю. Благодаря небольшой разнице в ширине каналов нагрузочных транзисторов 16 и 17, дифференциальный усилитель 36 на фронте импульса тактового питания устанавливается в состояние, при котором шина 31 заряжена до высокого логичес- ) кого уровня. При этом разряжается шина 23 затвора нагрузочного транзистора 16 через разрядный транзис,тор 8, разряжается также и выход 34 через разрядный транзистор 9, а шина 25 затвора зарядного транзистора 14 разряжается через разрядный транзистор 10, Изменение потенциала на шине 31 передается при помощи конденсатора 22 на шину 26 с коэффициентом передачи напряжения;С22 26где С - емкость передающего конден...
Динамическое оперативное запоминающее устройство
Номер патента: 1003142
Опубликовано: 07.03.1983
Авторы: Акинфиев, Виноградов, Глаголев, Крючков, Павлов
МПК: G11C 11/34
Метки: динамическое, запоминающее, оперативное
...селектор 4, предназначенный для, выделения тактового сигнала обращения, регистр 5 сдвига, дешифратор6 адреса, регистр 7 управляющих сигналов, блок 8 местного управления,состоящий из элементов И, блоки 9 памяти, Формирователь 10 сигналов, предназначенный для управления регенерацией, и мультиплексор 11.На Фиг.1 обозначены адресный вход 12, вход 13 записи вход 14 чтения, выходы 15 устройства, вход 16 регенерации, вход 17 синхронизации и информационные входы 18 устройства и выход 19 формирователя сигналов.Селектор 1,фиг.2) содержит первый 20 триггер с установочным входом 21, второй 22 триггер и элемент И 23 с выходом 24.Формирователь сигналов содержитфиг.3) генератор 25 сигналов, счетчик 26 и элемент И 27,Каждый блок 9 памяти. имеет...
Запоминающее устройство
Номер патента: 1003143
Опубликовано: 07.03.1983
Авторы: Буздин, Кеворкова, Климушин, Летников, Флидлидер, Янков
МПК: G11C 11/40
Метки: запоминающее
...работу устройства при поступлении на него втррого управляющего сигнала с входа "Память".35Запоминающее устройство содержит элементы 1 и 2 памяти ЭП), на основе ХСП, элементы И 3 и 4, триггер 5,43 4 элементы ИЛИ 6, 7 и 8. Вход 9 запоминающего устройства соединен с первыми входами элементов И 3 и 4 и первыми входами элементов ИЛИ 6, 7 и 8.Вход 10 запоминающего устройства подключен к вторым входам элементов И 3и 4. Первые выводы ЭП 1 и 2 подключены к общей шине, вторые выводы соединены с выходами элементов И 3 и 4и входами элементов ИЛИ 6, 7 или7 8 соответственно. Третий входэлемента ИЛИ 7, соединен с входомсинхронизации 11. Выходы элементовИЛИ 6, 7 и 8 связаны с входами Э, Си К триггера 5. Прямой и инверсный вьходы триггера 5 соединены с...
Программируемая запоминающая матрица
Номер патента: 1003144
Опубликовано: 07.03.1983
Автор: Лемберский
МПК: G11C 17/00
Метки: запоминающая, матрица, программируемая
...2, На чертеже обозначены информационные входы 3 матрицы, промежуточные шины 4, выходные шины 5. Устройство содержит также инвертирующий МОП-транзистор 6, Зф нагрузочный МОП-транзистор 7, группу нагрузочных МОП-транзисторов 8 и выходные транзисторы 9. На чертеже обозначены также тактирующий вход 10 матрицы и шина 11 питания. 35Программируемая запоминающая матрица работает следующим образом,На входы 3 подают входное слово, в результате чего все транзисторы стоки которых подключены к запрограммированной на данное слово шине 4, запираются и нэ выходе этой шины 4 устанавливается сигнал "1", После этого на тактирующий вход 10 подается сигнал "1", При этом на выходе каждойнечетной из шин 5 появляется сигнал "0", если на пересечении этой шины...
Буферное запоминающее устройство
Номер патента: 1003145
Опубликовано: 07.03.1983
МПК: G11C 19/00
Метки: буферное, запоминающее
...на единичном выходе первого триггера 2 и на ну.- левом выходе второго триггера блокируют первый элемент И-НЕ 4 и согнал перезаписи информации во второй регистр 1 заканчивается, при этом раз5 1 ОО 31 блокируется второй элемент И-НЕ сигнал на выходе которого разрешает перезапись информации в третий ре гистр 1 з, Таким образом, осуществляется последовательный сдвиг информации, поступившей в запоминающее уст. ройство, до регистра, элемент И-НЕ 4 схемы управления которого заблокирован сигналом с нулевого выхода триггера схемы управления следующего регистра. После окончания сигнала перезаписи информации в последний регистр 1 п и при наличии сигналов на входах12 и 13 триггер схемы управления последнего регистра возвращается в ис.- ходное...
Регистр сдвига единичного кода
Номер патента: 1003146
Опубликовано: 07.03.1983
Автор: Крехов
МПК: G11C 19/00
Метки: единичного, кода, регистр, сдвига
...соединены соответственно с вторыми входами элементов 2, 5, 8 И-НЕи соединены соответственно с вторымпвходами элементов 1, 4, 7 И-НЕ, третьи входы которых соединены соответственно с шиной 12, с выходами элементов 2, 5 И-НЕ и соединены соответственно с вторыми входами элементов 3, 6, Я И-НЕ, третьи входы которых соединены с виной 11 сброса, выходы элементов 2, 5 И-НЕ соериненысоответственно с четвертыми входамиэлементов 4, 7 И-НЕ.Элементы 2. 3 И-НЕ, 5, б И-НЕ и8, 9 К-НЕ составляют РВ-триггеры, вн 46 4ходы элементов 2,5,8 И-НЕ являются пря.мыми выходами триггеров,а выходы элементов 3, 6, 9 И-НЕ являются инверсными выходами триггеров.Устройство работает следующим образом.При подаче отрицательного импульса по шине 11 на выходах элементов2,...
Аналоговое запоминающее устройство
Номер патента: 1003147
Опубликовано: 07.03.1983
Авторы: Сидоров, Шахтшнейдер
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...Функциональная схема устройства.Схема содержит блок 1 формирования адреса, блоки 2 и 3 памяти, цифроаналоговый преобразователь 4, сумматор 5, коммутатор 6, блок 7 вычитания и блок 8 управления.Устройство функционирует следующим образом,В режиме записи на вход устройствапоступает сигнал на вход блока 7,который вместе с блоком 1 формирования адреса, коммутатором 6 и цифроаналоговым преобразователем 4 образуют вместе схему аналого-дискретного преобразования. Из выходного сигнала блока 7 в блоке 1 формируетсякодовый сигнал.Аналоговый сигнал, соответствующий этому кодовому сигналу вырабатывается преобразователем 4 и сравнивается с сигналом на блоке 7. Величина сигнала на выходе блока 7при этом не будет превышать однойдискреты...
Аналоговое запоминающее устройство
Номер патента: 1003148
Опубликовано: 07.03.1983
Автор: Краковский
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...второйнакопительный элемент на конденсаторе,одна из обкладок которого соединенас шиной нулевого потенциала, другаяобкладка конденг.атора соединена с неинвертирующим входом второго опера 45ционного усилителя выход которогосоединен с выходом второго ключа и синвертирующим входом первого операционного усилителя, вторые входы первого и второго ключей соединены с пер 50вой шиной управления, и вторую шинууправления, введены третий и четвертый ключи, первые входы которых соединень с выходом первого ключа второй вход третьего ключа соединен спервой шиной у равлсния, выход третье.Го ключа соедиеч с н 1 Нвертирующимвходом втсрэг з сперц оног усилителя, втооой вх, четв р 1 г ключа сое -8 фдинсн с второй шиной управления, выход четвертого...
Устройство для контроля информации, записываемой в оперативную память
Номер патента: 1003149
Опубликовано: 07.03.1983
Автор: Малышев
МПК: G11C 29/00
Метки: записываемой, информации, оперативную, память
...иэ ячеекмассива, связанный поразрядно с усилителями блока 7 индикации, к выходам которых подключены светодиоды Размер массива и разрядность слова,записываемого в ячейку ОЗУ 12, определяют необходимое число элементовв коммутаторе 6 и блоке 7 индикации.Предлагаемое устройство работаетследующим образомНа наборном поле датчика 13 (фиг.2) устанавливается начальный адрес массива ячеек ОЗУ 12, предназначенногодля отображения на блоке 7 индикации.Значение начального адреса черезкоммутатор 15 записывается в регистр16, а также поступает в блок 7 дляотображения. Ключ 14 из положения"Начальный адрес" устанавливается вположение "Размер массива", при этом выход датчика 13, на котором набирается размер массива отображения, коммутатором 15 подключается...
Устройство для контроля оперативной памяти
Номер патента: 1003150
Опубликовано: 07.03.1983
Автор: Власов
МПК: G11C 29/00
Метки: оперативной, памяти
...образом.Работа устройства начинается с 25 начальных установок. В блоке 1 спомощью переключателя 15 и триггера17 устанавливается начальный режимпроверки ОЗУ (запись или считывание)а с помощью переключателя 14 и тригзо гера 16 устанавливается режим переадресации последовательный прямойили реверсивный "галоп", обращениек одной или произвольной паре ячеек,На счетчике адреса 7 формиируетсянацальный адрес провеРяемой ячейкипамяти, который поступает на входФормирователя 9. В формирователе 2формируется код числа для записи вОЗУ, В этот начальный момент работыустройства сигналы с генератора 10импульсов не проходят через элементИ 11 на элемент 12 задержки, таккак триггер 13 находится в нулевомсостоянии. После начальных установок 45триггер 13...