G11C — Запоминающие устройства статического типа

Номер патента: 1022217

Опубликовано: 07.06.1983

Авторы: Жучков, Иванов, Косов, Монахов, Савельев

МПК: G11C 11/14

Метки: блок, доменного, запоминающего, устройства

...третий вход " с выходом инвертора, а выход - с первым входом второго триггера запуска, входом формирователя вращающегося магнитного поля и первым входом второго элемента И, второй вход которого подключен к выходу второго триггера запуска, а выход - к входу делителя частоты, выход которого соединен с пер-. вым входом третьего элемента И, второй вход которого соединен с вторым входом счетчика, а выход - с первым входом первого элемента ИЛИ, первый вход четвертого элемента И "соединен с кодовой шиной "Контроль", второй вход - с кодовой шиной "Сброс", а выход - с первым входом второго элемента ИЛИ, второй вход которого подключен к кодовой шине "Установка "0", а выход - к второму входу второго триггера запуска, второй3 10222вход первого...

Номер патента: 1022218

Опубликовано: 07.06.1983

Авторы: Аникеев, Сергеев, Холопкин

МПК: G11C 11/14

Метки: доменов, магнитных, переключатель, цилиндрических

...цель достигается тем, что переключатель ЦМД, содержащий магнитоодноосную пленку, на поверхности которой расположены основной и дополнительный каналы продвижения ЦМЛ из ферромагнитных аппликаций, содержит в основном канале продвиже ния ЦМД "образную ферромагнитную аппликацию, вершина которой магнито,связана с основаниями соответствующих ферромагнитных аппликаций дополнительного канала продвижения ЦМД.На фиг. 1 изображена принципиальная схема переключателя ЦМД;фиг. 2 - этапы продвижения домена при переключении,Переключатель ЦМД содержит магнитоодноосную пленку 1, на которой расположены основной канал продвижения ЦМД из фс рромагнитных аппликаций 2и 3 и 5 -образной Ферромагнитной апликации 4 и дополнительный каналпродвижения...

Номер патента: 1022219

Опубликовано: 07.06.1983

Авторы: Аникеев, Сергеев

МПК: G11C 11/14

Метки: доменов, магнитных, переключатель, цилиндрических

...10 управляющего поля Н,г вращается в плоскости пленки 1 по часовой стрелке. Вектор поля сме-. щения направлен к плоскости пленки и перпендикулярно ей, На Фиг. 1 показаны ферромагнитные аппликации 1115, токопроводящие перемычки 16 и17 и аппликация 18.Буквами А, Б, В, и Г обозначеныпозиции, занимаемые ЦИД во времяработы переключателя. 5Переключатель ЦИД работает вдвух режимах: разомкнутых каналовпродвижения ЦИД и замкнутых каналовпродвижения ЦИД,8 режиме разомкнутых каналовферромагнитный диск 2 не содержитуправляющего домена. Поступающий впервый входной канал 3 домен Р продвигается в соответствии с изменениемвектора управляющего поля Нщр помагнитным полюсам А,. Б, В, Г, АПри вращении вектора управляющего поля от направления Б 1 фиг....

Номер патента: 1022220

Опубликовано: 07.06.1983

Авторы: Алдабаев, Диденко, Конарев, Перекрестов, Ручинский

МПК: G11C 15/00

Метки: запоминающее, логическое

...элемента ИЛИ, выход которого соединен с первым входом пятогоэлемента И, выход которого подключенк третьему входу первого элементаИЛИ, втооой вход пятого элемента Иявляется входом чтения устройства,входы дешифратора соединены с другими адресными входами блока памяти иявляются адресными входами устройства, выходом которого является выходблока памяти.На чертеже представлена функциональная схема предлагаемого логичес"кого запоминающего устройства.Устройство содержит блок 1 памяти,первый-пятый элементы И 2-6, первыйтретий элементы ИЛИ 7-9, элемент НЕ10, дешифратор 11 с выходами 12 и 13.На чертеже обозначены адресныевходы 14, вход 15 чтения, вход 16записи, информационный вход 17, управляющий вход 18 и выход 19 устройства,а также один из...

Номер патента: 1022221

Опубликовано: 07.06.1983

Авторы: Качков, Кондратьев, Фирсов

МПК: G11C 19/00

Метки: буферное, запоминающее

...вхоце 49 устройства: устанавливается при записи каналом информации в память. На входе 50 устрой 45 ства устанавливается "1" в случае, если процессор обращается к памяти эа коман цой, а в случае обращения аа операндом устанавливается "0, Сигнал на управляю шем входе 47 запоминается сначала в триггере 14, а затем в триггере 17,Всякий раз, когца на оцном из вхоцных управляющих входов 47-49 устройства появляется "1", в регистр 4 заносится, ацрес колонки накопителя 5 ацресов. Изадресуемой колонки накопителя 5 адресов считывается И адресов, которые соответствуют информации, размещенной в у строках соответствующей колонки пако пителя 1. Затем в блоке 6 сравнения данные й адресов сравнивают с запрашиваемым ацресом, поступающим по...

Номер патента: 1022222

Опубликовано: 07.06.1983

Авторы: Павлов, Рыжов

МПК: G11C 27/00

Метки: памяти, ячейка

...к длине ИДП-транзистора. Поэтому, если ток покоя ячейки составляет 100 мкА, то для обеспечения динамического диапазона 345 0 15,четвертого ИДП-транзистора являетсятретьим выходом ячейки памяти; исток шестого ИДП-транзистора соединен с истоками второго и третьего ИДП-транзисторов, затвор шестого МДП-транзистора соединен с третьей шиной напряО дБ напряжение питания должно составлять не менее 12 В, откуда следует, что потребляемая мощность сос".тавляет 1,2 мВт, т.е, недопустимомного.Цель изобретения - повышение точности ячейки памяти и уменьшение потребляемой мощности.Поставленная цель достигаетсятем, что в ячейку памяти, содержащуюпреобразователь напряжение - ток,выполненный на первом МДП-транзисторе, сток которого соединен с шиной...

Номер патента: 1022223

Опубликовано: 07.06.1983

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...формирователей четности, одни из входов которых и информационные входы блоков памяти объединены и являются информационнымивходами устройства, информационнымивыходами которого являются информационные выходы блоков памяти, соединенные с одними из входов выходныхформирователей четности, введеныгруппы элементов И, ИЛИ и ИЛИ-НЕ,причем входы элементов ИЛИ-НЕ, ИЛИ и од" ни иэ входов элементов И первых группсоединены с информационными входамиустройства, другие входы входных формироеателей четности подключены соот-ветственно к выходам элементов ИЛИ-НЕпервой группы и элементов ИЛИ второйгруппы, входы которых соединены соответственно с выходами элементов ИЛИ-НЕпервой группы и элементов И первойгруппы, другие входы которых соединены с выходами...

Номер патента: 1022224

Опубликовано: 07.06.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 29/00

Метки: динамическое, запоминающее, самоконтролем

...на . 10001. В результате на входе элемей=та ИЛИ 24 окажется высокий уровеньнапряжения, на его выходе такжевысокий уровень, и устройство перейдет в режим считывания. Одновременноразрешается работа комапаратора 18путем подачи низкого потенциала наего управляющий вход. Таким образомв следующем цикле регенерации произойдет считывание нулевой ячейкинакопителя,б, содержимое которойчерез регистр 9 поступает на входыкомпаратора 18, а на другие входыподается истинное значение содержимого нулевой ячейки со счетчиков4 и 5. Комапаратор 18 производитпоразрядное сравнение информации и,если ошибки нет сигналы на еговыходах отсутствуют. Затем происходит считывание всех остальных ячеек накопителя 6 довыдачи импульсапереноса со счетчика 5,...

Номер патента: 1022225

Опубликовано: 07.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...од 2 А., где А - количество адресов. Он обеспечивает формирование кодов адресов. Формирователь 7 обеспечивает выделение по заднему фронту сигнала импульса длительностью водин период тактовых импульсов. Формирователь 15 импульса сброса обеспечивает формирование по заднему фронту сигнал короткого (сбросового) импульса. В качестве его может быть использован, например, элемент 134 ЖЛ 1, 60 Второй счетчик 13 предназначен для подсчета подцикла. Третий счетчик 14 обеспечивает формирование теста типа "Адресный код". Его разрядность равна (и+1) . 65 Блок 20 анализа адресного кода со.держит по числу тетрад .кода первогосчетчика 5 дешифраторы 34, элементыИЛИ 35,полусумматоры 36. Если разрядность кода первого счетчика содержитне целое...

Номер патента: 1023392

Опубликовано: 15.06.1983

Авторы: Олейник, Яблонский

МПК: G11C 5/12

Метки: второго, координатного, микробиаксов, направления, проводом, прошивки, фиксации

...устройстваявляется То, что провода первого координатного направления лежат наверхней плоскости поворотного якоряи ограничивают поверхность контактамикробиаксов с боковой гранью якоря,что приводит к снижению точностиФиксации микробиаксов и к неравномерному расположению проводов первого координатного направления. Всеэто снижает надежность устройства. З 5Цель изобретения - повышение надежности устройства.Цель достигается тем, что в известном устройстве наружная поверхность поворотного якоря содержит па- Щзы для размещения проводов первогокоординатного направления, шаг расположения которых соответствует расстоянию между отверстиями для про" .шивки перВыми координатными провода ми микробиаксов, установленных наповоротном якоре.На чертеже...

Номер патента: 1023393

Опубликовано: 15.06.1983

Авторы: Балахонов, Розанов, Цурпал

МПК: G11C 11/00

Метки: запоминающее

...через коммутаторы 4 и 5 подаются на адресныевходы накопителя 1, с которого поадресным шинам передаются на входынагрузочных элементов 2 и 3 соответственно.При подаче на входы 35 кода адреса, содержащего четное число единиц,происходит выборка одной из строкнакопителя 1, подключенных к ключамб (если нечетное, то выбирается одна из строк, подключенных к ключам 1)При подаче на входи 36 кода адреса, содержащего четное число единиц,происходит выборка одного из столбцовнакопителя, подключенных к ключам 14если нечетное, то внбирается столбец, подключенный к ключам 19) .При подаче на входы 35 и 36 кодаадреса, содержацего четное число еди"ниц, на входе 32 Формируется уровеньлогического нуля, при нечетном числеединиц - единичный уровень...

Номер патента: 1023394

Опубликовано: 15.06.1983

Автор: Соколов

МПК: G11C 11/00

Метки: двухканальное, запоминающее

...блоки контроля, первый элемент И и блоки памяти, каждый из которых состоит 60 из накопителя, дешифратора адреса и регистра адреса, причем адресные входы первого и второго накопителей подключены соответственно к выходам первого и второго дешифраторов адреса, входы которых соединены соответственно с выходами первого регистра адреса и с выходами второго регистра адреса, управляющие входы первого и второго регистров адреса являются соответственно первым и вторым адресными входами устройства, введены второй элемент И, коммутаторы и элементы НЕ, причем выходы первого коммутатора подключены к входам первого регистра адресаа первый и второй входы - соответственно к второму и к первому входам второго коммутатора, выходы которого...

Номер патента: 1023395

Опубликовано: 15.06.1983

Авторы: Колкер, Овчаренко

МПК: G11C 11/40

Метки: запоминающий, элемент

...элемента 10, адресной шиной 11, первой и вто- в режиме оперативного хранения инфоррой разрядными шинами 12 и 13. мации поддерживается за счет протекаИстоки первого и второго МДП-тран- ния тока от шины питания к общей шине эисторов соединены с общей шиной 9, 5 через транзисторы 3 или 4 и 5 и отсток первого МДП-транзистора - с зат- крытый транзистор 1 или 2. вором второго истоком и затвором В режиме считывания информацииУн третьего, истоком шестого, управляю- иэ запоминающего элемента на выбран. щим затвором восьмого МДП-транзисто- ную адресную шину 11 подают положира. Сток. второго МДП-транзистора 10 тельное напряжение +5 В) . Так как соединен с затвором первого, затвором запоминающий элемент находится в нуи истоком...

Номер патента: 1023396

Опубликовано: 15.06.1983

Авторы: Лементуев, Попова

МПК: G11C 15/00

Метки: ассоциативного, запоминающего, накопитель, устройства

...одному столбцу матрицы, образуютсоответствующий логический блок накопителя.Ассоциативный элемент 1 памятифиг. 2) содержит элемент 16 памятис адресным входом 17, информационнымивходами 18 и 19, прямым 20 и инверсным 21 выходами, элемент 22 сравнения с входами 23 и 24 данных, информационными входами 25 и 26 и выходрм 27,Накопитель Функционирует следующимобразом.Все операции - записи, опроса и.считывания - осуществляются за дватакта. Во время первого такта - маскирования - производится предварительный выбор столбцов, которые вовремя второго такта будут участвоватьв той или другой ассоциативной операциивВыбор столбца производится следующим образом. От внешнего регистрамаски (на фиг, 1 не показан) на шины14 подаются сигналы маски,...

Номер патента: 1023397

Опубликовано: 15.06.1983

Авторы: Алексеев, Жучков, Косов, Рогинский, Савельев

МПК: G11C 29/00

Метки: памяти

...для контроля памятй, содержащее формирователи адресных и разрядных токов, коммутатор,нагруэочные элементы, дискриминатор, ,щблок индикации, первый элЕмент И,первый триггер и формирователь управляющих сигналов, причем первыйвход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй.вход коммутатора и первые входы первого триггера и первого элемента Иявляются одними из входов устройства, а первый выход коммутатора .в выход блока индикации являются выхода- фми устройства, третий вход в второйи третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора в к первому входу блока индикации, выход дисуправляющих сигналов, входы...

Номер патента: 1023398

Опубликовано: 15.06.1983

Авторы: Ананич, Бабаев, Бакакин, Исаев, Коц

МПК: G11C 29/00

Метки: блоков, памяти

...формирователя сигналов подключен к выходу блока задания режимов , контроля, первомучвходу шиФратоРа, 45второму входу накопителя и первомувходу четвертого формирователя сигналов, первый выход и-второй вход которого соединены соответственно с третьим входом накопителя, вторыми вхо Одами блока местного управления и шифратора и,со вторым выходом блока местного управления, третий вход кото-.рого подключен к выходу третьего Фор-,мирователя сигналов, второму входудешифратора адреса, второму входусчетчика, третьему входу первого ре,гистра, третьему входу переключателя 1 и первому входу второго коммутатора,второй вход и выход которого соеди"вены соответственно с выходом первого 60коммутатора и со вторым входом датчика напряжений, третий вход...

Номер патента: 1023399

Опубликовано: 15.06.1983

Авторы: Гласко, Култыгин, Шепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со...

Номер патента: 784568

Опубликовано: 23.06.1983

Автор: Грачев

МПК: G11C 7/02

Метки: информации, предварительной, селекции, схема

...АВТОРСКОМУ СВИДЕТ 8) И.А, Н 81 пЬо 30, 1964, 21, 1963, 10, 5 научно-техпо ядернойАтомиздат101 (протот Уип),РИТЕЛЬНОЙ а входе накопиустройств, соГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР, ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54)(57) СХЕМА ПРЕДВСЕЛЕКЦИИ ИНФОРМАЦИИтельных запоминающих держащая разрядные генераторытока,элементы съемасигналов; дифференциальный дискриминатор, выход которого соединен с входом управлениясхемы пропускания; о т я и ч а ю-щ а я с я тем, что, с целью повышения эффективности, в нее введенырезисторы и эмиттерный повторитель,а элементы съема сигналов выполнены на нанизанных"на шйны разрядныхгенераторов тока ферритовых сердечниках, через которые продетащинасуммирования их выходных сигналов,один конец этой ыины заземпен, авторой через...

Номер патента: 1024984

Опубликовано: 23.06.1983

Авторы: Гриц, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...управляющие выходы накопителейподключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены ктретьим входам соответствующихблоков управления и ко входам элемента ИЛИ, выходы второй группырегистра состояния подключены кчетвертым входам соответствующихблоков управления, пятые и шестыевходы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистрасостояния подключены к входам второго блока приоритета, выходы которого подключены к седьмым входамсоответствующих блоков управления,восьмые входы блоков управленияподключены к другим выходам информационного регистра и являютсядругими информационными входами устройства, восьмые входы блоков...

Номер патента: 1024985

Опубликовано: 23.06.1983

Авторы: Водеников, Иващенко

МПК: G11C 11/14

Метки: магнитных, пленок, цилиндрических

...потока насыщения, коэффициента магнитострикции и коэрцитивной силы ЦМП путем регулирования соответственно электрического тока, температуры осаждения слоя ферромагнитного сплава и электрического тока электрополирования не- магнитной основы по результатам сравнения магнитного потока насыщения, коэффициента магнитострикции и коэрцитивной силы с эталонными величинами (1 .Недостатком известного способа является неудовлетворительная надежность, обусловленная тем, что для получения заданной величины шерохо-,. ватости поверхности немагнитной основы, обеспечивающей высокие значе" ния .коэрцитивной силы слоя ферромагнитного сплава, требуются большие величины электрического тока полирования немагнитной основы, что приводит к потерям материала...

Номер патента: 1024986

Опубликовано: 23.06.1983

Авторы: Мартынюк, Пирогов, Рухлядев, Самофалов, Сапожников, Харламов, Шпак

МПК: G11C 11/22

Метки: информации, накопитель, сегнетоэлектрический

...электро-. ды и электродЫ возбуждения Я .Известна также ферроэлектрическая матрица памяти, в которой используется пластина из ферроэлектрика с нанесенными на ее противоположные стороны двумя парами электродов записи- считывания 21Недостатком этих матриц является 15 сложная конструкция.Наиболее близким по технической сущности к изобретению является устройство, содержащее подложку, активный слой сегнетоэлектрика, системы управляющих шин,первые из которых размещены на поверхности активного слоя 3 .Недостатком известного устройства является неудовлетворительная надежность, обусловленная сложной системой шин для управления записью . и считыванием информации.Целью изобретения является повышение надежности сегнетоэлектрического накопителя...

Номер патента: 1024987

Опубликовано: 23.06.1983

Авторы: Гущина, Засыпкина

МПК: G11C 15/00

Метки: ассоциативный, запоминающий, элемент

...и 12 этогоАЗЭ 1 формируется "Оф. Сигналы навыходах 41-43 формируются благодарясигналу "1", поступающему на вход 65 32, и зависят от состояния элементовИ 6-8,Рассмотрим возможные варианты соотнощения значений ас, и х, При двоичном представлении чисел они могутпринимать значение "Оф или "1", поэтому возможны четыре варианта соотношения их значений:ац, хкО, 01 . 11 00 . 1При этом, когда ас, = О, на первом выходе элемента 5 имеет местосигнал фОф, на втором - "1", когдаас = 1, на нервом выходе элемента5 - "1", на втором - "0". Аналогичным образом определяются сигналына гходах 33 и 34, когда хк = О,на входе 33 имеем фОф, на.входе34 - "1", когда хк = 1, на входе33 - "1 ф, на входе 34 - фО".В первых двух вариантах элементыИ б и 7 закрыты, В...

Номер патента: 1024988

Опубликовано: 23.06.1983

Авторы: Кадиев, Кукулиев

МПК: G11C 15/00

Метки: запоминающее, логическое

...Формирователя, четвертым и пятым входами и выходом которого являютсясоответственно второй и третийвходы и выход седьмого элемента И. н третью группу элементов И, первые входы которых попарно объединены и являются одним из управляющих входов устройства, другим управ. -ляющим входом которого являетсяпервый вход формирователя сигналовпереноса, второй вход которого подключен к пряьым выходам накопителей,а третий вход - к прямому выходувторого регистра числа и вторымвходам первого и четвертого элементов И третьей группы, вторые .входывторого, третьего, пятого и шестого элементов И третьей группы сое-динены с инверсным выходом второгорегистра числа, первые, вторые итретьи входы элементов ИЛИ подключены соответственно к выходам элементов...

Номер патента: 1024989

Опубликовано: 23.06.1983

Автор: Водеников

МПК: G11C 19/00

Метки: регистр

...и в первой ячейке 1 памяти, на выходе элемента И-НЕ 7 второй ячейки памяти появляется "нулевойфпотенциал, который поступает на шестой Б-вход и на первый В-вход ВЯтриггера 8 второй ячейки 1 памяти ина входы третьей ячейки 1 памяти, устанавливая на выходе ее элементаИ-НЕ 7 фнулевой" потенцнал.С выхода элемента И-НЕ 7 третьейячейки 1 памяти фнулевойф потенциалпоступает на входы четвертой ячейки1 памяти и т.д. фНулевойф потенциалс выхода элемента И-НЕ 7 последнейячейки 1 памяти поступает на шинуиндикации обнуления регистра и окончания преобразования и сигнализируетоб обнулении регистра.Таким образом, после поступления "нулевого" уровня на шину 4 в каждой ячейке 1 памяти трехстабильный триггер, добранный на элементе 1-НЕ 7 и ВЯ-триггере 8,...

Номер патента: 1024990

Опубликовано: 23.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...выходом счети2чика, выходы 17-19 блока управления, элемент ИЛИ 20, элемент И 21, одно- вибратор 22, элемент ЗАПРЕТ 23, элемент ИЛИ 24, элемент И 25, входную 26 и выходную 27 шины.Блок 1 управления содержит кнопку 28, переключатели 29 и 30 кода теста, антндребезговые триггеры 31 и 32, генератор 33 тактовых импульсов, в качестве которого может быть использован любой стандартный генератор импульсов, например Г 5-48, дешиФратор 34 кода теста, элементы И 35-38, элемент ИЛИ 39, элемент И 40.Блок управления (Фиг. 21 предназначен для выдачи на выходах 18 и 19 с помощью переключателей или программно) кода выбранного контрольного теста. Выход 2 блока 1 управления управляет режимом работы "Запись - считывание". Выход 17 предназначен для выдачи...

Номер патента: 1026163

Опубликовано: 30.06.1983

Авторы: Вольвич, Ковалев, Коновалов

МПК: G11C 7/08

Метки: записью, информации, считыванием

...и считыванием информации, содержащее первый и второй регистры,входы которых являются информационными входами устройства, выходы первого и второго регистров подключены к одним из входов соответственно первого и второго блоков сравнения, другие входы первого и второ.го блоков сравнения подключены квыходам соответственно первого ивторого счетчиков, выход первогоблока сравнения подключен к входупервого элемента НЕ и к одному извходов первого элемента И, выходвторого блока сравнения подключенк одному из входов второго элемен 40 та И, установочный вход первого счет.чика подключен к выходу первого элемента ИЛИ и к первому входу второгоэлемента ИЛИ, второй вход которогоподключен к счетному входу первогосчетчика, к установочному...

Номер патента: 1026164

Опубликовано: 30.06.1983

Авторы: Людмил, Никола

МПК: G11C 19/00

Метки: запоминающее, магазинное

...,параллельного обмена данных между ;регистрами. увеличивает быстродействие многих алгоритмов обработки данных, записанных в магазинном запоминающем устройстве, которое ведет за собой широкое: применение магазинных запоминающих устройств в про" ектировании боЛьших, малых и микро- цифровых вычислительных машин.На череже представлена блок-схема магазинного запоминающего устройства.Устройство состоит из И по М-разрядных регистров и вентилей для парафазного соединения регистров, каждыйиз которых состоит из 2 И параллельно соединенных логических элементов И причем разрешающие входы регистров 2 с второго по предпоследнийсоединены с входами следующего попорядку возрастания номеров регистрасоединены с первым управляющим входом 3 устройства и...

Номер патента: 1026165

Опубликовано: 30.06.1983

Автор: Урбанович

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...входами первого блока 7 считывания и первыми управляющими входами выходного блока 18, а также с вторыми входами третьих вентилей 19, первые входы которых соединены с выходами третьего сум матора 13 по модулю два, Выходы третьих вентилей 19 соединены с вторыми 20 входами регистра 21, первые. входы 22 которого подключены к первым выходам первого блока 7 считывания, 5 вторым входам вторых сумматоров 23по модулю два, второй выход 24 первого блока 7 считывания связан с вторым входом третьего сумматора 13по модулю два. Выходы регистра 21являются входами блока 14 кодирования. Выходы второго блока 9 считывания соединены с первыми входамипервых сумматоров 15 по модулю два,выходами связанных с входами 25 .блока 26 анализа отказов. Выходы 27...

Номер патента: 1027778

Опубликовано: 07.07.1983

Автор: Савельев

МПК: G11C 7/00

Метки: блок, воспроизведения, запоминающего, устройства

...области применения блока эа счет возможности его работы с разнополярными сигналами считывания.Поставленная цель достигается тем, что в блок воспроизведения дпя запоминающего устройства введены триггер, один из входов которого является управляющим входом блока, элемент ИЛИ и элемент задержки, вход которого соединен с выходом второго предварительного усилителя воспроизведения, а выход - с одним из входов элемента ИЛИ, дру" гой вход которого является установоч ным входом блока, а выход соединенс другимвходом триггера, выходкоторого подключен к одному иэ вхо"дов усилителя воспроизведения. На чертеже изображена структурная схема блока воспроизведения для запоминающего устройства.Блок воспроизведения содержит первый предварительный...

Номер патента: 1027779

Опубликовано: 07.07.1983

Авторы: Бодня, Мамонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...информационным входом устройства, 1(-входывсех триггеров объединены и являютсяпервым управляющим входом устройства, Э-вход одного триггера первойгруппы Э-к "триггеров является вторым 65 управляющим входом устройства, К -вход другого триггера первой группы Э -К- .триггеров является третьим управляющим входом устройства, содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым информационным входом устройства, другой вход элемента ИЛИ подключен к С-входам других триггеров, Я -входы одних триггеров .йэдключены к-входу другого триггера первой группы ЗК -триггеров, прямой выход одного триггера каждой из групп...