G11C — Запоминающие устройства статического типа

Номер патента: 1302291

Опубликовано: 07.04.1987

Авторы: Гитлиц, Звонов, Орлов, Соловьев, Шауро

МПК: G11C 27/00

Метки: записи, речевых, сигналов, считывания, цифровой

...10, а также обеспечивающий подключение к адресным входам блоков 4 оперативной динамической памяти сигналов первого 45мультиплексора 8 и передачу на входывыборки строки блоков 4 оперативнойдинамической памяти инвертированного сигнала с первого выхода блока6 управления. Одновременно блок 6 под 50воздействием синхросигнала, поступающего на вход 15 синхронизации устройства, формирует на первом, втором, третьем и четвертом выходах управляющие сигналы (Фиг. 2). В устройстве в качестве элементов оперативной памяти применяются микросхе.мы динамических ОЗУ, для управленияих работой необходимы три внешних По окончании паузы исчезает логический уровень на выходе селекто - ра 3 последовательности кода, блокировавший изменение результата...

Номер патента: 1302320

Опубликовано: 07.04.1987

Авторы: Андреев, Лужецкий, Стахов, Черняк

МПК: G11C 19/00

Метки: регистр, сдвига

...под действием которого триггер 1 устанавливается в единичное состояние, вследствие чего на выходе элемента И 7 формируется единичный сигнал, под действием которого триггер 2 также устанавливается в единичное состояние. Триггеры 3 - 5 остаются в прежних состояниях. Во втором такте на вход 18 подается сигнал разрешения записи нулей, при этом на выходе элемента И 11 формируется единичный сигнал, под действием которого триггер 1 устанавливается в нулевое состояние, триггеры 2 - 5 при этом остаются в прежних состояниях.10 При подаче на вход 19 третьего разряда кода (О) и на вход 17 сигнала разрешения записи единиц триггер 3 устанавливается в единичное состояние, остальные триггеры при этом остаются в прежних состояниях, Во втором такте на...

Номер патента: 1302321

Опубликовано: 07.04.1987

Авторы: Галкин, Квашенников

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, последовательное, самоконтролем

...с входа 6 поступает на блок 5 формирования сигналов считывания и далее - на блок 14 управления. Информация из блока 1 памяти по адресу, определяемому счетчиком 2, считывается в регистр 3, а затем начинается процедура тестирования ячейки памяти блока 1, аналогичная той, которая осуществляется в режиме записи. При этом в качестве проверочной информации используется информация с выхода регистра 3, проходящая через мультиплексор 15. В случае, если ячейка памяти исправна, блок 5 формирования сигналов считывания формирует сигнал, поступающий на выход 9, указывая тем самым, что информация на выходах регистра 3 истинная. Если при тестировании ячейки памяти блока 1 памяти блок 10 сравнения вырабатывает сигнал ошибки, то блок 5 формирования...

Номер патента: 1302322

Опубликовано: 07.04.1987

Авторы: Август, Гноевая, Зыков

МПК: G11C 29/00

Метки: оперативной, памяти, теста, формирования

...0010, а триггер 3 - в состояние 1, поэтому с прямого выхода триггера 3 на управляющий вход счетчика 1 поступает сигнал 1. В последующие такты происходит считывание информации по всем адресам, а также занесение начального адреса группы со счетчика 5 импульсов по модулю К в блок 6 суммирования,Затем происходит запись новой кодовой комбинации 0010 по той же группе адресов, а по окончании записи триггер 3 вновь переключается в состояние 1 и снова устанавливается режим Считывание информации по всем адресам.После записи кодовой комбинации 1111; второй счетчик 2 переключается в состояние 000 и на выходе элемента ИЛИ-НЕ 4 появляется 1. После записи кодовой комбинации 0000 счетчик 2 переключается в состояние 0.01 и на выходе элемента...

Номер патента: 1302323

Опубликовано: 07.04.1987

Автор: Дорошкевич

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...10 для промежуточного пуска устройства. При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 4 увеличивается на единицу, Поэтому в проверяемом блоке 34 памяти выбирается вторая микросхема, которая контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения суммарной сигнатуры заканчивается после того, как заполнится счетчик 4, т. е. поочередно выбраны все микросхемы блока 34 памяти и для каждой из них сформирована своя сигнатура.При подаче на вход 23 коммутатора 16 через переключатель 5 уровня нулевого потенциала, на вход счетчика 2 подаются сигналы с инверсного выхода триггера 7, на вход счетчика 3 сигналы генератора 1, на вход счетчика 4 сигналы переполнения счетчика 3, на установочный вход...

Номер патента: 1302324

Опубликовано: 07.04.1987

Авторы: Дубовский, Криворот, Морозов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...1 и 2 поступает верная информация, то на выход 16 поступает нулевой сигнал при контроле на четность.При наличии неисправности одного из блоков 1 на вход 14 подается сигнал, который открывает элементы И 12 и с входов 13 через элементы И 12 подается код на единичные входы регистра 11, причем в коде нуди соответствуют исправным блокам 1, а единица - неисправному. В результате этого все разряды регистра 11 остаются в нулевом состоянии, кроме разряда, соответствующего неисправному блоку 1. Затем сигнал снимается с входа 14 и элементы И 12 закрываются. Записанная в соответствующий разряд регистра 11 единица приводит к подаче на соответствующий вход 5 нулевого сигнала, который запрещает прохождение информации с выхода соответствующего блока 1...

Номер патента: 1302325

Опубликовано: 07.04.1987

Авторы: Иванова, Скобелев, Хаимов

МПК: G11C 29/00

Метки: оперативной, памяти

...запись - считывание с полным перебором необходимо шестнадцать периодов тактовой последовательности, так как при обращении к каждой паре ячеек из всевозможных в режимах записи и считывания необходимо проверить четыре возможные комбинации состояния ячеек: 00, 01, 10, 11. Поэтому смена пар адресов происходит раз в шестнадцать периодов тактовой последовательности по импульсу переноса, поступающему со счетчика 24 длительности. Адресные сиггналы с выходов счетчиков 9 и 10 адресов поступают на информационные входы мультиплексора 2, где коммутируются на выход в соответствии с сигналом управления, тем самым обеспечивая однозначность обращения к паре ячеек. С выхода мультиплексора 2 адрес поступает на соответствующие входы формирователя 5...

Номер патента: 1302326

Опубликовано: 07.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...группы, содержащие одинаковое количество единиц в коде. Известно, что при таком разбиении векторы, содержащие одинаковое количество единиц, не могут перейти друг в друга при отказах при однонаправленных ошибках, поэтому они могут иметь одинаковый контрольный код, который и указан в таблице. Формирователи 16 образуют четыре контрольных разряда, которые и заносятся в блок 1 по входам 29(фиг. 4). Затем подается по входу 5 сигнал обращения длительностью, достаточной для записи контрольных и информационных разрядов. В режиме считывания информации на входы 3 поступает адрес ячейки, из которой необходимо считать информацию, на вход 4 подается сигнал считывания, например лог. 1. На вход 5 поступает сигнал обращения. Из значений считанного по...

Номер патента: 1302327

Опубликовано: 07.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, модульных, ошибок

...24 - 26 сравниваются с соответствующими группами контрольных сигналов, считанных по выходам 11 - 13 из блока 1.При этом выполняется сравнение контрольных кодов по нечетному модулю, на пример семь, Таблица истинности работы,например, блока 25 при сравнении кодов по модулю семь приведена в табл. 1.Таблица 11302327 Продолжение табл. 1 Вычет значений Таблица истинности работы блока 25 при вычете значений считанного информационного числа (с выходов блока 17) записанногоинформационногочисла, считанныйиз блока 1 (выходы 12) О 1 2 3 4 5 6 7 5 6 4 5 Таблица 2 Номер отказавшего модуля при количестве ошибок в модуле 2, в (от блока 24) Значение кодана выходахблока 25 6 2 3 4 э В зависимости от результатов сравнения возможны следующие варианты...

Номер патента: 1302328

Опубликовано: 07.04.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, модульных, обнаружением, ошибок

...записью, например лог. О, а на вход 4 - сигнал обращения, длительность которого должна превосходить задержки в блоках 1, 4, 16, 18 и 20. В блоках 14, 16, 18 и 20 образуются три группы контрольных разрядов, которые записываются в соответствуюгцие контрольные разряды каждой ячейки памяти.Реим считывания. В режиме считывания на адресные входы устройства подают адрес ячейки. На вход 3 подают сигнал считывания, например лог.1, а на вход 4 сигнал обращения, например лог.1, длительность которого должна быть больше задержек в блоке 1 памяти и блоках декодирования. Считанная информация появляется на выходах 10 (информационные разряды) и выходах 11 - 13 (контрольные разряды). Как и при записи в блоках 15, 17, 19 и 21 образуются три группы...

Номер патента: 1302329

Опубликовано: 07.04.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...работы устройства;На выходах всех блоков 22, 23 и 26 нули, что означает, что ошибок нет и информацию с выходов 34 можно использовать. На выходе 36 элемента ИЛИ 32 будет присутствовать лог.О.На выходе одного или нескольких блоков 22, 23 и 26 имеются единичные сигналы-индикаторы наличия ошибок. В этом случае на выходе 36 будет единичный сигнал, который свидетельствует о том, что считанную информацию использовать нельзя, пока не будет выяснен характер ошибок.Если имеются единичные сигналы на выходе всех блоков 22, 23 и 26, это означает отказ в информационных разрядах, и через некоторое время на выходе блоков 27 и 28 будет выработан номер отказавшего модуля 2 памяти. После этого на выходе элемента 37 появится единичный сигнал, что...

Номер патента: 1304076

Опубликовано: 15.04.1987

Авторы: Андреева, Бородин

МПК: G11C 11/14

Метки: доменной, памятью

...информация не была записана в регистр хранения ЦМД-микросборки из-за его дефектности, то второй бит поступает во второй разряд регистра 2, а первый бит из первого разряда регистра 2 при наличии разрешения на элементе И 6 проходит через информационный выход 19 на запись в ЗУ. По окончании второго синхроимпульса происходит сдвиг информации в регистре 2 на один разряд вправо сигналом через И 5. В дальнейшем каждое появление О в некотором разряде регистра 9 вызывает продвижение 1 в соответствующем регистре 1 на разряд влево, что обеспечивает сохранность в регистре 2 ранее занесенной, но еще не выведенной через выход 19 информации,Чтение информации. Перед началом операции чтения производится начальная установка, аналогичная той, которая...

Номер патента: 1304077

Опубликовано: 15.04.1987

Авторы: Аванян, Бальян, Ермакова, Маркаров

МПК: G11C 11/14

Метки: доменах, запоминающего, магнитных, матричного, накопитель, устройства, цилиндрических

...опорного нап ряжения на электрические выходы 13 датчиков 7 выбранного столбца (при выборке5 10 15 20 25 ЗО 35 40 45 50 55 элемента накопителя 112,а - второй столбец)производится последовательное считываниетребуемого информационного блока из выбранного элемента накопителя (например 112 2)Таким образом, считывание производитсятолько из элемента накопителя, находящегося на пересечении выбранной строки ивыбранного столбца. Во всех полувыбранных элементах накопителя выбранной строкина датчики 7 не подается опорное напряжение. Прохождение ЦМД под ними не приводит к появлению считываемого сигнала.Во всех полувыбранных элементах накопителя выбранного столбца информация в регистрах 4 ввода-вывода отсутствует, а следовательно, не поступает на...

Номер патента: 1304078

Опубликовано: 15.04.1987

Авторы: Афанасьев, Имамутдинов, Кисленко, Кокаев, Тарасов

МПК: G11C 15/00, G11C 19/00

Метки: запоминающее, стековое

...ИЛИ 51 на вход установки в нуль триггера 38, на инверсном выходе которого устанавливается высокий уровень сигнала, разрешающий запись информации в ЗУ.Запись в основание списка. При подаче на входы 1 и 4 устройства сигналов Запись и Основание (или сигнала Запись на вход 1, если режим Основание уже уста новлен) на третьем выходе блока 9 появляется сигнал, который поступает на входы коммутаторов 1, 20 23 записи всех разрялов. Если, например, в реверсивном счетчике 11 хранится кол 000, то на выходной шине 2 дешифратора 16 - высокий уровень, 45 разрешающий запись в ячейку памяти, к которой подключен выход 2 дешифратора 16. При появлении сигнала на третьем выходе блока 9 слово с входов 7 через коммутаторы 23 записывается в ячейки 24 памяти....

Номер патента: 1304079

Опубликовано: 15.04.1987

Авторы: Беляков, Гайдуков, Олеринский, Пресняков

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...такт функционирования устройства кончается. Обозначив символами А - состояние младших разрядов, В - старших разрядов счетчика 1, С - содержимое регистра 12, Д - состояние регистра 5 сдвига, последовательность действий устройства выражается как (В + Д) хС+ А.Такт 2 начинается с момента появления на выходе элемента И 3 второго тактового импульса, в результате чего в накопитель 11 по адресу 0,.01) + (ООЬ)х хС + (ат а ) записывается второе измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производится групповой сдвиг в регистре 4 сдвига (и на той его части, которая сопрягается с накопителем 11, фиксируется третье измерение) и сдвиг в регистре 5 сдвига, который принимает состояние Д = 0010. Однако, спустя время 1, -1...

Номер патента: 1304080

Опубликовано: 15.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, модульных, обнаружением, ошибок

...на выходы 15. Одновременно в блоках 19, 17, 21, 22 образук)тся из считанного числа три группы контрольных сигналов, которые в блоках 24 - 26 поразрядно сравниваются с соответствующими группами контрольных сигналов, поступающих из блока 1 по выходам 11 - 13.В зависимости от результатов сравнения возможны следующие варианты дальнейшей работььНа выходе блоков 24 - 26 нули. Это означает отсутствие ошибок и на выходах 35 будут нули, вследствие чего информация на выходах 15 может быть использована.На выходах одного из блоков 24 - 26 имеется одна или несколько единицпредполагается пуансоновский поток отказов). На соответствующем выходе 35 будет единичный сигнал, означающий, что произошел отказ в одной из групп контрольных разрядов блока 1....

Номер патента: 1305770

Опубликовано: 23.04.1987

Авторы: Ткачук, Травин, Травина

МПК: G11C 5/02

Метки: запоминающего, матрица, устройства

...образуют одну координатную обмотку, оканчивающуюся двумя контактными площадками. Матрица установлена на плоское изоляционное основание 24 с контактными площадками 25 и 26 и соединена с выводами 8 и 18.Способ изготовления матрицы запоминающего устройства включает нанесение изоляционного покрытия на сердечники, размещение сердечников в Форме, заполнение ее текучей средой и нагревание для формирования обмоток и выводов, при этом в качестве тек:учей среды в форму перед нагреванием вводят жидкость или пар металлоорганического соединения (МОС), затем производят нагревание формы до темпера-.уры разложения МОС, после чего охлаждают форму до температуры прекращения разложения МОС и повторяют операции заполнения, нагрева и охлаждения не...

Номер патента: 1305771

Опубликовано: 23.04.1987

Авторы: Глотов, Саримахмудова, Семеняк, Шапошник

МПК: G11C 7/00, G11C 7/10

Метки: буферной, памятью

...выхода 14 поступает на вход 16 счетчика 42 счетчика 3 и добавляет в счетчик единицу. Состояние счетчика 3 с выхода 23 поступает на входы 24 элементов 4 и на вход 25 элемента 5, Один из элементов 4 открывается и пропускает сигнал на выход 26, а также на выход элемента 5. Та схема, которая пропускает сигнал, стробирует свой регистр 6, поэтому информа 13057 ция, поступающая на входы 29 регистров 6, записывается в один из них. Если для данного кода операции не выбраны все операнды, то на вход 9 блока 1 управления поступает из устройства управления сигнал сброса и триггер 33 устанавливается в нулевое состояние. Пришедший новый запрос аналогично предыдущему проходит указанные цепи, записывает следующий операнд в 10 тот регистр, который...

Номер патента: 1305772

Опубликовано: 23.04.1987

Автор: Протасеня

МПК: G11C 11/00

Метки: запоминающее

...первого импульса с выхода формирователя 15 проходящему через одноименный элемент 32 задержки, в счетчике 17, прибавляется единица к содержащемуся в нем числу, и полученный, таким образом, новый код адреса ячейки памяти блока 11 поступает на его второй адресный вход и на первый информационный вход формирователя 16 который сравнивает код с выхода счетчика 17, с кодом на выходе счетчика 18. При совпадении этих кодов на выходе формирователя 16 появляется сигнал, который сбрасывает в нуль триггер 14, (через элемент ИЛИ 26) и счетчик 17, (через элемент ИЛИ 27, ), а в блоке 10, - сбрасывает в нуль триггер 41, При этом прекращается работа формирователя 15(который формирует только один импульс), а на выходе 8 выставляется разрешающий сигнал...

Номер патента: 1305773

Опубликовано: 23.04.1987

Авторы: Андреева, Бородин

МПК: G11C 11/14

Метки: варианты, дефектных, доменной, его, обхода, памяти, регистров

...следующему адресу, к которому будет обращение в следующем такте.Если в очередном такте Т 1 встретится дефектный регистр, то на прямом выходе соответствующего разряда бло ке 8 логический "О", а на инверсном - логическая "1". Информация по переднему фронту Т 1 записывается в регистр 1, но коммутатор 2 закрыт по второму входу, и на выход 18 поступает сигнал 30 нуля. В течение такта Т 2 формирователь 10 вырабатывает сигнал, который через открытый .элемент 6 переключает соответствующий счетчик 3 в следующее состояние, а перед приходом так- З 5 та Т 1 соответствующий коммутатор от-крывается по следующему входу, вследствие чего информация, поступающая через первый информационный вход этого регистра, до следующего дефектно го регистра в ЦМД ЗУ...

Номер патента: 1305774

Опубликовано: 23.04.1987

Авторы: Барчуков, Лавриков, Миндеева, Мызгин, Неклюдов, Сергеев

МПК: G11C 11/40

Метки: запоминающее

...В исходном состоянии из выхода7 вытекает ток, а на шине 2 поддерживается низкий потенциал. На входе 21низкий потенциал и транзисторы 18-20и 31 выключены. При этом диоды 25 и26 и транзистор 27 закрыты. Потенциалы на шинах 3 и 4,равны и поддерживаются на высоком уровне транзистором15. При выборке элемента 1 памяти токиэ входа 7 выключается, через эмиттерный повторитель на транзисторе 5на шину 2 поступает положительныйимпульс напряжения, а в результате 35 подачи импульса напряжения на вход21, в шины 3 и 4 через транзисторы 18и 19 поступают разрядные токи 1приблизительно равные токам, задаваемыми источниками 22 и 23, Одновременно включается: транзистор 20 и егоколлекторный ток, протекающий черезрезистор 16, приводит к снижению...

Номер патента: 1305775

Опубликовано: 23.04.1987

Авторы: Львович, Приходько, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...шине, в режиме программированиявсе переходы база - эмиттер транзис торов, подключенных к невыбраннымсловарным шинам, находятся под обратным смещением, а тиристор 6 дешифратора слов 2 оказывается выключенным, так как потенциал на его базе,определяемый формирователем 11 напряжения контроля ниже потенциала накатоде тиристора 6, определяемогоуровнем напряжения внешнего формирователя напряжения. В результате, если есть утечка одного из переходовбаза - эмиттер транзисторов накопителя 1, то он легко может быть измеренподключением измерительного прибора между выходом 20 контроля и внешним формирователем напряжения У, Диоды13-15, р-и-р транзистор 16 определяют уровень напряжения, вырабатываемый формирователем 11 напряженияконтроля. Этот...

Номер патента: 1305776

Опубликовано: 23.04.1987

Авторы: Боронило, Данилин, Мелешко, Нуров, Черный

МПК: G11C 19/00

Метки: записью, запоминающее, последовательной, считыванием

...разрешению прохождения сигналов через элементы И 2 и 4. Информация с входа . 15 через элемент И 2 и элемент ИЛИ 5 поступает на вход регистра 7Тактовый сигнал с входа 13 через элемент И 4 и элемент ИЛИ Ь поступает на вход регистра 7 и производится запись информации в первую ячейку 10, а также сдвиг ранее записанной информации вправо на одну ячейку 10, При этом тактовый сигнал с выхода элемента И 4 поступает на вход счетчика 1 и увеличивает его содержимое на единицу. Состояние счетчика 1 указывает на число ячеек 10, заполненных информацией. Мультиплексор 8 в соответствии с содержимым счетчика 1 подключает выход первой заполненной ячейки 10 к входу элемента И 11. Далее процесс повторяется в указанном порядке.В режиме чтения информации...

Номер патента: 1305777

Опубликовано: 23.04.1987

Авторы: Анисимов, Лосев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...(фиг.2), Запишем операторныевыражения, описывающие переходнойпроцесс в устройстве в интервале временймежду моментами переключения компаратора 4, Напряжения на выходе интегратора е , (р) и на выходе дифференцирующего блока е, (р) описываются следующими выражениями; 40е(р)х -- (3)1+ рт;Компаратор 4 переключается при достижении входным напряжением е (й) напряжений порога е, + д и -е" + д, где а - напряжение смещения нуля компаратора 4 (фиг.2), Тогда напряжение на конденсаторе в дифференцирующем блоке 3 в момент переключения компаратора 4 можно записать (для идеального операционного усилителя в составе дифференцирующего блока) Б,з (О)= Б (О) + е" + д для момента переключения С, и Б, (О) = Б о (О) - е" +д для момента переключения...

Номер патента: 1305778

Опубликовано: 23.04.1987

Автор: Пранович

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...первому временному интервалу,следующему за опорным импульсом.Процесс выделения старт- и стопимпульсов осуществляется следующимобразом. гНа этом этапе записи (цикл О) первый импульс, предназначенный для записипроходя через открытый элементИ 5, запускает одновибратор 4, который формирует импульс с длительностьюТТ. Этот импульс запрещает прохождение информационных импульсов черезэлемент И 5. Опорный импульс с выходаэлемент И 5 запускает также селекторб, который выделяет первую пару импульсов из хранимого временного потока, соответствующую началу и концупервого временного интервала, следующего за опорным импульсом. К началуследующего периода рециркуляции одновибратор 4 открывает элемент И 5,следующий (первый в следующем...

Номер патента: 1305779

Опубликовано: 23.04.1987

Авторы: Зенченко, Малевич, Пранович, Свинтилов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...потока в блоке 1 Т . С выхода блока 2 импульсы постулают на элемент И 4 и первый импульс, ЗО пройдя через него, запускает одновибратор 11 с длительностью 7 с Т (макЯсимальная длительность интервала времени, записываемого в устройство, не должна превышать), Через время 35 элемент И 4 открывается и вновь пропускает старт-импульс интервала вре 40 45 50 55 мени. Процесс выделения старт-импульса повторяется до тех пор, пока неосуществится перезапись интервалавремени в блок 1,Во время, когда блок 1 воспроизводит часть периода между последним хранимым в нем импульсом и опорным импульсом или в случае, когда блок 1 очищен, триггер 10 разрешает открыть формирователю 8 коммутатор 5. Формирователь 8 при этом по сбросу одновибратора 11...

Номер патента: 1305780

Опубликовано: 23.04.1987

Авторы: Переплетчиков, Ульпе

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выборки ключ 1 размыкается, а напряжение на конденсаторе 4 и на выходе 25устройства сохраняется постоянным доприхода следующего импульса выборки Ключ 1, который выполняется на ос. нове МДП-транзистора, имеет паразит ную емкость по цепи затвора, что приводит к проникновению коммутационных выбросов на конденсаторе 4. В момент действия переднего Фронта импульса выборки коммутационный выброс шунтируется низким выходным сопротивлением источника сигнала при открытом ключе 1. В момент действия заднего фронта импульса ключ закрывается, коммутационный выброс 40 через паразитную емкость ключа 1 вы, деляется на конденсаторе 4 и усредняется с входным напряжением. Коммутационный выброс имеет постоянную амплитуду и вносит постоянную абсолютную 5...

Номер патента: 1305781

Опубликовано: 23.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...Лог, 0", длительность кото рого должна быть больше задержки в блоке 1 и других блоках устройства.В формирователе 12 Формируются зна. чения первой группы контрольных сигналов, они записываются по входам 7, а в формирователях 16 и 14 формируется вторая группа контрольных сигна- . лов, которые записываются по входам 8.Кодирование по коду Бергера в простейшем случае заключается в том, что в качестве контрольного кода (в трех разрядах) используется число, в двоичной Форме указывающее количество единиц в разрядах одного модуля 2, состоящего, например, из семи информационных разрядов.В режиме считывания на вход 3 подают сигнал считывания, например "Лог, 1", На входы 5 подают адрес ячейки, информация которой необходима, на вход 4 - сигнал...

Номер патента: 1307481

Опубликовано: 30.04.1987

Авторы: Антонец, Филатов

МПК: G11C 7/00

Метки: записи, информации, хранения

...(условно показан только один ряд. электромагнитов). Считывание информации осуществляется при помощи магнитоуправляемых датчиков 7, например, датчиков Холла, установленных внутри корпуса 1 у торцов ферромагнитных сердечников 6.Корпус 1 может быть выполнен разьемным. Зазоры между торцами ферромагнитных сердечников 6 и постоянного магнита 2 выбираются таким образом, чтобы между ними сохранялась сила притяжения, достаточная для удержания постоянного магнита 2 в любом . положении в пространстве.Предложенное устройство работает следующим образом.В исходном состоянии все электромагниты 5 обесточены, а постоянный 40 магнит 2 притянут одним из своих торцов к одному из ферромагнитных сердечников 6. Во время работы на один иэ электромагнитов 5...

Номер патента: 1307482

Опубликовано: 30.04.1987

Авторы: Антонец, Филатов

МПК: G11C 7/00

Метки: записи, информации, хранения

...в новом заданномположении.Включением того или иного электромагнита 5 можно получить новое поло жение постоянного магнита 2 в пространстве.При считывании записанной информации включаются все датчики 7, аинформацию выдает только один из них,закрепленный у торца сердечника управляющего электромагнита, на который воздействует поле постоянногомагнита. Ю Формула изобретения 35 Предложенное устройство работает следующим образом.В исходном состоянии все электромагниты 5 обесточены, а постоянный 45 магнит 2 притянут одним из своих Составитель Ю,РозентальТехред В,Кадар Корректор М,1 цароши Редактор А.Гулько Заказ 1637/50 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,...