Устройство для выбора адреса в резервированном блоке памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) Ц 1) 1747 И 4 б 1 1 С 810 ТЕНИЯ Н, Бочков,шинков 71 5,с.41 - 4 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ВЫ БОРА АДРЕСА В РЕЗЕРВИРОВАННОМ БЛОКЕ ПАМЯТИ(57) Изобретение относится к вычислительной технике и может быть использовано нри проектировании запоминающих устройств с резервированием. Цель изобретения повышение быстродействия устройства, Устройство содержит программируемые элементы 1 памяти, блоки программируемых эле. ментов 2 памяти, дешифратор 4, первую группу элементов НЕ-ИЛИ 5 и 6, вторую группу элементов НЕ-ИЛИ 7, Выходы эле. ментов НЕ.ИЛИ 5 и 6 и элементов НЕ.ИЛИ 7 подключены соответственно к входам резервных 9 и основных 8 ячеек блока памяти. 2 ил.5 10 15 20 25 ФО)л ул ь зо б)е 7 ен 7 30 35 40 45 50 1Изобретение относится к вычислительной технике и может быть использовано при проектировании запоминающих устройств с резервированием,Цель изобретения - повышение быстродействия устройства,На фиг. 1 изображена структурная схема устройства для выбора адреса в резервированном блоке памяти; на фиг. 2 - принципиальная схема, показывающая соединение выходов элементов НЕ-ИЛИ и выходных элементов дешифратора.Устройство содержит (фиг. 1) программируемые элементы 1 памяти, блоки программируемых элементов 2 памяти, имеющие входы 3, дешифратор 4, первую группу элементов НЕ-ИЛИ 5 и 6, вторую группу элементов НЕ-ИЛИ 7. На фиг. 1 также изображен резервированный блок памяти, состоящий из основных 8 и резервных 9 ячеек памяти, образующих строки блока памяти. Основные и резервные выходы устройства для выбора адреса подключаются к адресным входам ячеек 8 и 9 соответственно,Элементы НЕ-ИЛИ 7 и дешифратор 4 выполнены на МДП-транзисторах 10 со встроенным и с индуцированным каналами (фиг. 2),Параметры транзисторов 10, входящих в состав элементов НЕ-ИЛИ 7 и дешифратора 4, подобраны таким образом, чтобы обеспечить получение нормальных величин логичнских уровней на выходе, Если на выходе хотя бы одного из указанных блоков 4 и 7 устанавливается логический ноль, то на выходе другого блока также принудительно устанавливается логический нуль.Устройство работает следующим образом.В исходном состоянии программируемые элементы 1 и 2 памяти не запрограммированы, на выходе программируемых элементов 1 - логическая единица, элементы НЕИЛИ 5 и 6 заблокированы, на их выходе - логический нуль, При обращении к блоку памяти состояние на выходе программируемых элементов 2 памяти соответствует состоянию на их адресном входе Л,. Поскольку элементы НЕ-ИЛИ 5 и 6 заблокированы, осуществляется выборка основной ячейки 8 в соответствии с адресом на входе устройства, Логическая единица поступает на выход дешифратора 4, соответствующий комбинации входных адресных сигналов, а на все остальные выходы дешифратора 4 поступак)т логические нули. При контроле блока памяти 2возможно обнаружение неисправных ячеек памяти. Дефектные ячейки памяти могут быть заменены годными резервными ячейками с помоцью программирования программируемых элементов 1 и 2 11 амяти. При этом на выходе программируемого элемента 1 устанавливается логический нуль.Программируются также те программируемые элементы 2 памяти, которые при выбранном адресе дефектной ячейки памяти имеют на адресном входе логическую единицу. У данных элементов в результате программирования состояние на выходе соответствует инверсному входному адресу. Программируемые элементы 2, у которых на адресном входе логический нуль при выбранном адресе дефектнои ячейки, своего состояния не изменяют. Таким образом, прн обращении по адресу дсфсктной ячейки у запрограммированного блока памяти ца выходах программируемых элементов 2 логический нуль, а на выходе соответствующего элемента 5 или 6 - логическая единица, которая возбуждает резервную ячейку 9 и поступает на входы всех элементов НЕ-ИЛИ 7. В результатс на всс основные ячейки 8 поступает логический нуль. Устройство для выбора адреса в резервированном блоке памяти. содержащее первую группу элсментон НЕ-ИЛИ, дешифратор, и рогр ам м и ру ем ыс элем е 1 ггы нам яти, блоки программируемых эеменгов памяти, выходь которых подк 1 ючснь к одним из входов соотвстству 1 оших э,гсмснтов НЕ-И;1 И первой группы, другие входы которых соединены с выходами соогвсгствующих программируем ых элементов и 1яти, Входы дешифратора и блоков рсн раммирсмых элементов памяти являются входами устройства, выходы дешифратора и элементов НЕИЛИ первой группы являк)гсн соответственно ОснОВным и и рсзепвнь 1 м и Вьходам и стройства, отлачаощее тсм, что, с целью повышения быстродействия устройства, в него введена вгорая руина элементов НЕИЛИ, первые входы которых объединены и подключены к выходу одного элемента НЕ-ИЛИ первой группы, вторые входы элементов НЕ-ИЛИ второй 1 рупцы Объединены и подключены к В 1 ход дру 1 ого элемента НЕ-ИЛИ первой группы, выходы элементов НЕ-ИЛИ второй группы соединены с сос 1 тветствующими входами дснифратора., г. Ужгород, ул. Проектная, 4 Составитель В. Горват Техред И. Вер с 6 Тираж 589 осударстве ного комитета СССР по 113035, Москва, Ж - 35, Раушск твенно-полиграфицеское предприятие