Логическое запоминающее устройство

относится к вычисе, в частности к за ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Северо-Западный заочный полтехнический институт(571 зобретенилительой техни вилетельство СССР 11 С 1500, 1972. детельство СССР 11 С 15/00, 1981. ЗАПО",1 ИНАО 11 БЕ УСТР047 1316 поминающим устройствам, и может быт применено в системах сложной логической обработки данных. Целью изобретения является расширение функциональных возможностей устройства за счет выполнения операции уплотнения информации в матрице запоминающих элементов, Устройство содержит матрицу 1 запоминающих элементов 2, например тероидальных ферритовых сер)дечников с прямоугольной петлей гистерезиса, организованных в горизонтальные 4 и вертикальные 3 числовые линейки с разрядными 5 и числовыми 7 пинами выборки, разрядными 6 и числовыми 8 шинами считывания, две группы 9, 12 формирователей сигналов записи, две группы 10, 11 Формирователей сигналов считывания, усилители 13 считывания числа, усилители 15 считывания разряда, регистры 17 и 20 числа, регистр 23 информации разряда, группы элементов ИЛИ 26, 27, 35, 63, 70, 76, элемент ИЛИ 29, регистр 36 номера разряда нулевых значений, регистр 38 номера разряда единичных значений, счетчик 43, регистры 47 и 51 адреса, предназначенные для хранения соответственно кода адреса верхней и нижней границ стека, блоки 50, 55-57 сравнения, мультиплексор 58, дешифратор 59 адреса,логический блок 71, группы элементов И 60, 61, элементы И 62, 64третьей группы элементов И 66, 67,77 с четвертой по шестую, регистр 79информации стека, шифраторы 82 и 83.Часть числовых линеек 4 используетсядля хранения результатов обработкимассива информации и называется стеком. После определения совпадающихпо содержимому числовых линеек 3( столбцов ) в линейках 4 стека записаны слова, количество которых равно числу групп совпадающих столбцов,а количество единиц в каждом словеравно количеству совпавших столбцов,причем единицы стоят в разрядах, соответствующих этим столбцам. Слова иэстека считываются поочередно в регистр79, на основании содержимого котороговыполняется уплотнение информациисовпавших столбцов в обрабатываемоммассиве, т.е. перемешение информациииэ всех совпавших столбцов группыв один, адрес которого определяется номером старшего разряда, содержащего единицу,врегистре 79.1 з.п.ф-лы,ил.О 5 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах сложной логической обработки данных.Целью изобретения является расширение функциональных возморностей устройства за счет выполнения операции уплотнения информации в матрице запоминающих элементов.На чертеже представлена функциональная схема предложенного устройства.Устройство содержит матрицу 1 запоминающих элементов 2, организованных в вертикальные числовые линейки 3 и горизонтальные числовые линейки 4, с разрядными шинами 5 выборки, разряднымн шинами 6 считывания,2числовыми шинами выборки 7 и считывания 8, первую группу формирователей 9 сигналов записи, первую 10 и вторую 11 группы формирователей сигналов считывания, вторую группу формирователей 12 сигналов записи, усилители 13 считывания числа с управляющими входами 14, усилители 15 считывания разряда с управляющими входами 16, первый регистр 17 числа, выполненный из триггеров 18, с входом 19 сброса, второй регистр 20 числа, выполненный иэ триггеров 21, с входом 22 сброса, регистр 23 информации разряда, выполненный иэ триггеров 24, с входом сброса 25, первую группу элементов ИПИ 26, вторую группу элементов ИЛИ 27 с информационными входами 28 устройства, первый элементИШ 29. Па чертеже обозначены первый 30 и второй 31 нходы обращения,вход 32 регенерации, первый числовойвход 33 считывания, третий вход 34обращения. Устройство содержит также третью группу элементов ИЛИ 35, регистр 36 номера разряда нулевых значений с входом 37 управления, регистр 38 но О мера разряда единичных значений с входами управления 39-41 и входом сброса 42, счетчик 43 с входами сброса 44 и управления 45 и адресными входами 46, первый регистр 47 15 адреса с входами 48 и 49 управления, предназначенный для хранения прямого кода адреса и являющегося прямымуказателем стека, первый блок 50 сравнения, второй регистр 51 адреса, 20 предназначенный для хранения инверсного кода адреса, являющегося инверсным указателем стека, с входами 52 и 53 управления и входом 54 сброса, блоки 55-57 сравнения с второго по четвертый, мультиплексор 58, дешифратор 59 адреса, первую 60 и вторую 61 группы элементов И, одни из элементов И 62 третьей группы, четвертую группу элементов ИЛИ 63, дру гие элементы П 64 третьей группы с входами 65, четвертую 66 и пятую 67 группы элементов И с разрядными входами 68 считывания и 69 записи уст - ройства, пятую группу элементов 35 ИЛИ 70, логический блок 71, выполненный из группы элементов ИЛИ 72, элемент ИЕ 73, группы элементов ИЛИ 74 и элементов И 75.40Устройство содержит также шестую группу элементов ИЛИ 76, шестую группу элементов И 77 с входом 78 опроса, регистр 79 информации стека, выполненный из триггеров 80, с входом 81 сброса, первый 82 и второй 83 шифраторы. а чертеже обозначены информационные выходы 84 и 85 и индикаторные выходы 86-90 с первого по пятый устройства. В качестве запоминающих элементов 2 могут быть применены тороидальные сердечники с прямоугольной петлей,Устройство работает следующим образом. 55В процессе функционирования устройства часть числовых линеек 4 матрицы 1 используются для хранения результатов обработки массива информании и назынактся н дальнейшем стеком.После окончания операции нахождения совпадающих числоных линеек 3, т.е. столбцов н числовых линейках 4 стека записаны слова, количество которых соответствует количеству групп совпадающих столбцов, а количествон каждом слоне равно количеству совпадающих столбцов, причем "1" стоят н разрядах, соответстнующггх этим столбцам.Слова из числовых линеек 4 стека считываются н регистр 79, ца основании содержимого которого осуггестгляется операция уплотнения информации из столбцом в матрице 1. Разряды регистра 79, содержацие "0", которые соответствуют цесднпадающцм столбгам в матрице 1, необходимооставить , а разряды , с од е рж аши е 1 которые соответствуют со н и ад ающим стол б цам , подлежат уд але нию . Однако н каждой из групп совпадающих столбцов первые (леные) столбцы, которым в регистре 79 соотнетствуют также единичные разряды, необходимо сохранить для идентификации информации н матрице 1.Поэтому при считывании слов н регистр 79, старшие (левые) разряды, имеющие всегла значения, равные "1", проходя через блок 7 иннертируются, изменяя свои значения ца нулевые, остальные же разряды проходят без изменений.Далее в регистре 79 посредством шифратора 82 определяется номер старшего разряда, содержащего "1". Поскольку впереди него всегда имектся разряды с нулевыми значениями, то оци маскируются, т,е. н цих заносятся . При помощи шифратора 83 определяется номер старшего разряда, содержащего "0". В матрице 1 по адресу, соответствующему данному номеру, из вертикальной числовой линейки 3 (столбца ) происходит считывание ингго)мации и запись ее по адерсу, соответствующему номеру разряда с единичным значением, т.е. осуществляется перемещение содержимого столбца влево, в сторону первых столбцов матрицы.Далее номер разряда единичных значений уменьшается на единицу, маскируется номер старшего разряда с нулевым значением и определяется номер5 131604 следующего разряда, содержащего "0". Осуществляется считывание информации из столбца по адресу, соответствующе" му номеру следующего разряда с нулевым значением и запись его по адресу, 5 соответствующему уменьшенному на единицу значению номера старшего разряда, содержащего "1" и т.д.Таким образом, осуществляется уплотнение информации из столбцов ОМв матрице 1,При реализации операции уплотнения столбцов выполняются следующие такты.Первый такт. Определение кода адре са последней числовой линейки 4 сте -20 Для определения этого кода адреса на вход 49 (или на вход 52 - н зависимости от выполняемого шага) по дается сигнал, уменьшающий содержимое регистра 47 на единицу (или увеличивающий содержимое регистра 51на единицу) 35 Пятый такт. Очистки регистра 20,40 для чего сигнал подается на вход 22 для установки в "0" триггеров 21,11 естой такт. Анализ слова, записанного на регистре 20.45 Для этого производится анализсигнала на выходе 87 блока 50 (илина выходе 88 блока 55 - н зависимости от выполняемого шага).Единичный сигнал на выходе 87(или 88) появляется только в томслучае, если код, установленный нарегистре 47, совпадает с кодом адреса верхней границы стека (или код нарегистре 51 - с кодом адреса нижней 55 границы стека), для чего на блок 50(или на блок 55) иэ внешнего блокауправления устройством (не показанном), поступает значение соответствующего кода адрес.а границы стека. ка,После окончания операции нахождения совпадающих столбцов в массиве на регистре 47 (или на регистре 51 в зависимости от выполняемого шага) записан код, совпадающий с кодом адреса числовой линейки 4 на едини" цу большим (или на единицу меньшим) того, н которой записано последнее слово. В результате выполнения первоготакта на регистре 47 (или на регистре 51) записан код адреса числовойлинейки 4 стека, в которой находится последнее слово стека,Второй такт. Считывание слова иэстека на регистр 79,для чего на вход33 подается сигнал, поступающий через элемент ИЛИ 35 и элемент И 61,второй вход которого связан с возбужденным входом дешифратора 59 длязапуска формирователя 1, соответствующего коду, установленному нарегистре 47 (или регистре 51).Под действием полного тока горизонтальной шины 7 выборки происходитпереключение в нулевое состояниетех сердечников 2 первой числовойлинейки стека в матрице 1, которыенаходились в состоянии , и насоответствующих шинах 6 наводятсявыходные сигналы, которые при подачесигнала на вход 14, через усилители13 одновременно поступают на вход 7 6установки в триггеров 1 регистра 20.В результате выполнения второго такта в регистр 79 заносится считанное из стека слово.Третий такт. Восстановление слова, считанного иэ стека. На нхол 32 подается сигнал, поступающий через те из элементов И 62, входы которых связаны с выходами триггеров 21 регистра 20, находящихся в состоянии "1", и далее через соотнетстнующие элементы И.1 И 26 для запуска формирователей 9. Одновременно через элемент ИЛИ 35 и элемент И 61 происходит запуск формирователя 12, соответствующего числовой линейке 4 стека, иэ которой было считано слово. При этом те сердечники 2 числовой линейки 4, на которые воздействуют лолутоки горизонтальных 7 и вертикальных 5 шин выборки, переключаются в состояние "1".В результате в числовой линейке стека восстановлено слово,Четвертый такт. Пересылка слова из регистра 20 на регистр 79.Для этого подается сигнал на вход 81, н результате с прямых выходов триггеров 21 регистра 20 сигналы поступают на первые входы элементов ИЛИ 72 блока 71, сигналы с выходов элементов И 75 которого, иннертируя значение самого старшего разряда, через элементы ИЛИ 76 и элементы И 77 поступают на входы установки в "1" триггеров 80.7 131Если на выходе 87;или на выходе88 . присутствует единичный сигнал,свидетельствующий о том, что иэстека считано последнее слово, тоосуществляется переход к седьмомутакту, в противном случае - к первому такту.Седьмой такт, Определение номерасамого старшего разряда, содержащего "1".Сигнал подается на вход 41, в результате с выходов шифратора 82 врегистр 38 заносится номер самогостаршего разряда, содержащего "1",Восьмой такт. Маскирование самогостаршего разряда слова, записанногона регистре 79.Номер самого старшего разряда регистра 79 заносится в счетчик 43.Код номера самого старшего разряда через мультиплексор 58 поступаетна дешифратор 59, сигнал с соответствующего возбужденного выхода которого через элемент ИЛИ 76 и элементИ 77 при подаче сигнала на входы 78поступает на вход установки в "1"триггера 80 самого старшего разрядарегистра 79.В результате в самый старший разряд регистра 79 заноситсяДевятый такт. Анализ результатовсравнения содержимого счетчика 43и регистра 38 и уменьшение на единицу кода, записанного на счетчике 43.Для этого производится анализ сигнала на выходе 89. Если на выходе 89присутствует "0", то на вход 45 подается сигнал, вычитающий единицу изсодержимого счетчика 43. На счетчике43 устанавливается код номера разряда, находящегося справа от самогостаршего, и осуществляется его маскирование (аналогично восьмому такту),Маскирование следующих разрядов регистра 79 будет осуществляться до тех пор (аналогично восьмому и девятому тактам), пока содержимое счетчика 43 не станет равным содержимому регистра 38, о чем свидетельствует единичный сигнал на выходе 89.Десятый такт. Определение номера старшего разряда, содержащего "0".Сигнал подается на вход 37, в результате с выходов шифратора 83 в регистр 36 заносится номер старшего разряда, содержащего "0", так 6047 вкак разряды с нулевыми значениями,находящиеся до первого единичногоразряда, замаскированы единицами.Одиннадцатый такт. Анализ на наличие в регистре 36 разрядов, содержащих пОДля этого производится анализсигнала на выходе 90, причем на однииз входов блока 57 поданы сигналы О с выходов регистра 36, а на другие поданы значения "Ои.Если на выходе 90 появляется сигнал, свидетельствующий об отсутствии в регистре 79 разрядов с нулевы ми значениями и соответствующимстолбцам в массиве, подлежащих уплотнению, то выполняется двенадцатый такт.Если на выходе 90 присутствует 20 единичный сигнал, то выполняется тринадцатый такт.Двенадцатый такт. Определениенижней границы уплотненного массива.Для этого подается сигнал на вход 39, 25 увеличивающий на единицу содержимоерегистра 38. В результате на регистре 38 записан код, соответствующийпоследнему адресу уплотненного массина.30 После этого операция уплотнениязаканчивается.Верхняя граница массива (первыйадрес) определяется номером самогостаршего разряда слова,35 Тринадцатый такт. Маскирование1 1старшего разряда, содержащего 0Код номера старшего разряда,содержащего "0", записанный на регистре 79, с выхода регистра 36 че 40 рез мультиплексор 58 поступает надешифратор 59, сигнал с соответствующего возбужденного выхода которого через элемент ИЛИ 76 и элементИ 77 (при подаче сигнала на вход 78)45 поступает на вход установки в "1"триггера 80 старшего разряда с нулевым значением,Четырнадцатый такт. Уплотнениестолбцов в массиве, т.е, считывание50 информации иэ столбца по адресу,указанному старшим разрядом регистра 36, на регистр 23. Для этого подается на вход 68 сигнал, поступающий на второй вход того элемента И 67, первый вход которого связан возбужденным выходом дешифратора 59, для запуска формирователя 10, соответствующего коду, 1316047 оустановленному на регистре 36. Поддействием полного тока шины 5 происходит переключение в нулевое состояние тех сердечников 2 соответствующей нертикальной числовой линейки 3,которые находились в состоянии "1",и на соответствующих шинах 8 наводятся выходные сигналы, которые, приподаче сигнала на вход 16, черезусилители 15 поступают на входы установки в "1" триггеров 24,В результате на регистр 23 считана информация из вертикальной числовой линейки 3, адрес которой указанстаршим разрядом регистра 36.Пятнадцатый такт. Уплотнениестолбцов в массиве, т.е.,запись содержимого столбца н вертикальную числовую линейку 3 по адресу, указанному старшим разрядом регистра 38.Для этого на вход 69 подается сигнал, поступающий на первый вход того элемента И 67, второй вход которого связан с возбужденным выходомдешифратора 59, и через элементИЛИ 26 проходит на запуск формирователя 9, соответствующего коду, установленному на регистре 38.Одновременно с выходов триггеров24, находящихся н состоянии "1",сигналы через элементы ИЛИ 70 поступают на запуск формирователей 12.Под действием полутокон шин 7 ишин 5 сердечник 2 вертикальной числовой линейки 3, код адреса которойустановлен на регистре 38, переключается в состояние "1".В результате в эту вертикальнуючисловую линейку 3, адрес которойуказан старшим разрядом регистра 38,записана информация, ранее считаннаяиз столбца на регистре 23.11 естнадцатый такт. Определениеследующего разряда, содержащего "0"(аналогично десятому такту).Сигнал подается на вход 37, нрезультате н регистр 36 заноситсякод следующего номера разряда, содержащего "0".Семнадцатый такт. Анализ окончания операции уплотнения ( аналогично одиннадцатому такту ). Для этого производится анализ сигнала на выходе 90. Если на выходе 90появляется нулевой сигнал, свидетельствующий об отсутствии в регист ре 79 разрядов с нулевыми значениями и соответствующих им столбцов, 35 40 45 50 55 5 10 15 20 25 30 подлежащих уплотнению), то операцияуплотнения информации заканчивается.Если на выходе 90 присутствуетединичный сигнал, то выполняется восемнадцатый такт.Восемнадцатый такт. Очистки регистра 23, для чего подается на вход25 сигнал, поступающий на входы установки н "0" триггеров 24,Девятнадцатый такт. Маскированиеследующего разряда, содержащего 0"1 аналогично тринадцатому такту ),При подаче сигнала на вход 78сигнал с возбужденного выхода дешифратора 59 через соответствующие элемент. ИЛИ 76 и элемент И 77 поступают на вход установки в "1 " триггера80 следующего разряда с нулевым значением.Двадцатый такт. Определение следующего номера разряда регистра 38.Для этого подается на вход 40 сигнал,вычитающий единицу из содержимогорегистра 38,В результате на регистре 38 записан код, соответствующий следующемуадресу, по которому будет осуществляться запись информации из столбцан вертикальную числовую линейку 3при уплотнении массива. Далее выполняются такты аналогичные четырнадцатому - двадцатому дотех пор, пока на выходе 90 не появится нулевой сигнал, свидетельствующийоб отсутствии в регистре 36 разрядов с нулевыми значениями, а н матрице 1 - соответствующих им столбцов,подлежащих уплотнению,формула изобретения 1. Логическое запоминающее устройство, содержащее матрицу запоминающих элементов, группы формирователей сигналон записи, первую группу формирователей сигналов считывания, усилители считывания числа, регистры числа, дешифратор адреса, счетчик, регистры адреса, блоки сраннения, мультиплексор, группы элементов ИЛИ, элемент ИЛИ и группы элементов И, причем ныходы первого регистра числа соединены с первыми входами элементов И первой группы, выходы нечетных и четных элементов И первой группы подключены соответственно к первым и вторым входам элементов ИЛИ первой группы, выходы которых соеди6047 2 10з нены с входами формирователей сигналов записи первой группы, выходы которых подключены к разрядным шинам выборки матрицы, разрядные шины считывания которой соединены с информационными входами усилителей считывания числа, выходы которых подключены к информационным входам второго регистра числа, выходы элементов ИЛИ второй группы соединены с информационными входами первого регистра числа, выход одного из элементов ИЛИ третьей группы соединен с первыми входами четных элементов И второй группы, выход элемента ИЛИ подключен к вторым входам четных элементов И первой группы и первому входу другого элемента ИЛИ третьей группы, выход которого соединен с первыми входами нечетных элементов И второй группы, выходы формирователей записи второй группы подключены к числовым шинам выборки матрицы, вторые входы элементов И второй группы соединены с выходами дешифратора адреса, входы которого соединены с выходами мультиплексора, одни из входов которого подключены к одним из выходов первого и второго регистров адреса и счетчика, другие выходы которых соединены соответственно с одними из входов блоков сравнения с первого по третий, выходы второго регистра числа подключены к первым входам элементов И третьей группы, выходы четных элементов И третьей группы соединены с третьими входами элементов ИЛИ первой группы, первые входы первого элемента И четвертой группы и первого элемента ИЛИ четвертой группы подключены к первому выходу, а вторые входы - к второму выходу второго регистра числа, первые входы каждых последующих элемента И и элемента ИЛИ четвертой группы соединены соответственно с выходом предыдущего элемента ИЛИ и с выходом предыдущего элемента И, а вторые входы - с последующим выходом второго регистра числа, второй вход последнего элемента И четвертой группы подключен к выходу предыдущего элемента И четвертой группы, выходы нечетных элементов И третьей группы соединены с первыми входами элементов ИЛИ второй группы, вторые входы которых являются информационными входами устройства, одними иэ информационных выходов которого яв 5 20 25 30 35 40 45 50 55 ляются выходы усилителей считываниячисла, первый вход элемента ИЛИ является первым входом выборки устройства, вторые входы нечетных элементов И первой группы соединены с вторым входом другого элемента ИЛИтретьей группы и являются вторым входом выборки устройства, первый входодного из элементов ИЛИ третьей группы является первым числовым входом считывания устройства, а второйвход одного из элементов ИЛИ третьей группы соединен с вторым входомэлемента ИЛИ и является третьжч входом обращения устройства, третийвход другого элемента ИЛИ третьейгруппы подключен к вторым входамчетных элементов И третьей группы иявляется входом регенерации устройства, одними из входов сброса которого являются управляющие входы регистров числа, вторые входы нечетныхэлементов И третьей группы, установочные входы регистров адреса и входсброса счетчика, управляющие входыусилителей считывания первой группыобъединены и являются вторым числовым входом считывания устройства,управляющие входы регистров адресаявляются управляющими входами устройства, информационные и счетный входысчетчика являются адресными входамиустройства, первым индикаторным выходом которого является выход последнего элемента И четвертой группы,о т л и ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей устройства за счет выполнения операции уплотнения информации в матрице, в устройство введенывторая группа формирователей сигналов считывания, усилителей считывания разряда, регистр информации разряда, регистр номера разряда нулевых значений, регистр номера разряда единичных значений, логическийблок, пятая и шестая группы элементов И, третий и четвертый блоки сравнения, пятая и шестая группы элементов ИЛИ, шифраторы и регистр информации стека, причем входы логического блока соединены с выходами второго регистра слова, а выходы логического блока - с первыми входами элементов ИЛИ шестой группы, кроме перного, первый вход которого подключенк шине нулевого потенциала, выходыэлементов ИЛИ шестой группы соединены с первыми входами элементов И шес6047 4 5 10 15 20 25 30 35 40 45 Составитель Т.ЗайцеваРедактор Г.Гербер Техред Л,Олийнык Корректор Г.Решетник Заказ 23 Ь 9/54 Тираж 589 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж-Зэ, Раушская наб., д,4/5Производственно-полиграфическое предприятие, г.ужгород, ул, Проектная, 4 13 131 той групцы, выходы которых подключены к информационным нходам регистра информации стека, прямые выходы которо. о соединены с входами первого шифратора, а инверсные выходы - с входами второго шифратора, выходы первого и второго шифраторов подключены соответственно к информационным входам регистра номеров разрядов единичных значений ирегистра номеров разрядон нулевых значений, одни из выходов которых соединены соответственно с одними из входов третьего и четвертого блоков сравнения, другие выходы регистра номеров разрядов единичных значений и регистра номеров разрядов нулевых значений, подключены к другим входам мультиплексора, другие входы третьего блока сравнения соединены с другими выходами счетчика, первые входы элементов ИЛИ пятой группы подключены к выходам нечетных элементов И второй группы, а выхоЛы - к входам формирователей сигналов записи второй группы, входы формирователей сигналов считывания второй группы соединены с ныходами четных элементов И второй группы, а выходы - с числовыми шинами выборки матрицы, числовые шины считывания которой подключены к информационным входам усилителей считывания разряда, выходы которых соединены с информационными нходами регистра информации разряда, выходы которого подключены к вторым входам элементов ИЛИ пятой группы, вторые входы элементов ИЛИ шестой группы соединены с выходами дешифратора адреса и первыми входами элементов И пятой группы, выходы нечетных элементов И пятой группы подключены к четвертым входам элементов ИЛИ первой группы, а выходы четцьж элементов И пятой группы - к входам формирователей сигналон считывания, выходы которьм соединены с разрядными шинами выборки матрицы, вторые входы четных элементов 1 пятойгруппы объединены и являют.-. первымразрядным входом считывания устройства, вторым разрядным входом считывания которого являются объединенныеуправляющие входы усилителей считывания чисел, выходы которых являются другими информационными вьмодамиустройства, вторые входы нечетныхэлементон И пятой группы являютсяразрядным входом записи устройства,индикаторными выходами с второго попятый которого являются выходы блоков сравнения с первого по четвертый,вторые входы элементов И шестойгруппы являются входом опроса устройства, управляющие входы регистраинформации стека, регистра номеровразрядов единичных значений и регистра номеров разрядов нулевых значений являются входами сброса устройства.1 2. Устройство по п,1, о т л ич а ю щ е е с я тем,что логическийблок содержит первую и вторую группыэлементов ИЛИ, элементы НЕ и элементы И, выходы которых являются выходами блока, причем первые входы первых элементон ИЛИ первой и второйгрупп объединены и являются одним извходон блока, выход каждого элемента ИЛИ первой группы подключен кпервым входам последующих элементовИЛИ первой и второй групп и входуодноименного элемента НЕ, выход которого соединен с вторым входом одноименного элемента ИЛИ второй группы, выход которого подключен к первому нходу одноименного элемента И,второй вход которого соединен с вторым входом одноименного элемента ИЛИпервой группы, вторые входы элементов ИЛИ первой группы являются другими нходами блока,