G11C — Запоминающие устройства статического типа

Номер патента: 1157575

Опубликовано: 23.05.1985

Авторы: Колесник, Масленников

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...два, другой вход которого соединен с выходом элемента И и одним входом счетчика, другой вход которого подключен к адресному входу устройства, выход счетчика подключен к входу дешифратора, выходы которого подключены к другим входам накопителя.На фиг. 1 представлена структурная схема запоминающего устройства с самоконтролем; на фиг. 2 - поразрядный хранящий сумматор по модулю два,Устройство содержит накопитель 1, разделенный на (т+ 1) блоков 2 памяти, т из которых предназначены для хранения рабочей информации совместно с контрольными разрядами, необходимыми для обнаружения факта отказа, а (гп+1) -й блок 2 памяти предназначен для хранения контрольной информации, представляющей собой поразрядную сумму по модулю два слов, хранящихся по...

Номер патента: 1159063

Опубликовано: 30.05.1985

Авторы: Думчюс, Рагульскис, Федаравичюс

МПК: G11C 5/12

Метки: ориентации, сердечников, ферритовых

...4 О -образной формы с планками5, коромысло 6, пазы 7, выполненныев магнитопроводе 2, Ферритовые сер- рОдечники 8, прошивочный провод 9,первого координатного направления,прошивочный провод 10 второго координатного направления,Устройство работает следующим р,образом.В положении, когда натянутые провода 9 первого направления находятсяна определенном расстрянии сверху незамкнутого магнитопровода 2 в зонумежполюсного зазора по этим проводамподаются ферритовые сердечники 8,Затем дальнейшим поворотом коромысла 6 и его фиксированием в определенном положении провода 9 первого35направления опускаются вниз до ихрасположения на уровне плоскостивнешней поверхности магнитопровода2, Под действием сил магнитного потока, создаваемого с. помощью обмотки3...

Номер патента: 1159066

Опубликовано: 30.05.1985

Авторы: Брезгунов, Плахтеев

МПК: G06K 7/00, G11C 15/04

Метки: логическая, матрица, программируемая

...блока сравнения ивькодаии третьего регистра, входыкоторого соединены с соответствующими горизонтальными шинами второйматрицы и входами второй группывходов блока сравнения, выход кото- .рого соединен с первым входом блокауправления, второй вход которогоявляется выходом сигнала ошибкипрограммируемой логической матрицы,третий выход. соединен с управляющими входами первого и четвертогорегистров, четвертый выход соединен с управляющим входом третьегорегистра, второй вход, блока управления соединен с управляющимвходои второго регистра и является сннхровходом программируемойлогической матрицы, третий входсоединен с установочными входамирегистров и е управляющими входамикоимутаторов и является управляющимвходом програимируемой логической....

Номер патента: 1159067

Опубликовано: 30.05.1985

Авторы: Дичка, Корнейчук, Юрчишин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Образованному иэ младших разрядов адреса ячейки первого накопителя 1, записывают старшие разряды адреса ячейки, в которой необходимо осуществить подмену, а в четвертый 6 накопитель аналогичным образом записывают номер подменяемого слога в слове. Другими словами, в третьем накопителе 5 хранятся коды номеров блоков, в четвертом 6 накопителе - номера слогов (каждое слово состоит иэ слогов с номерами От О до ( в , - 1)-го, содержащих дефекты.Обращение ко всем четырем накопителям произгзодитсл Одновременно. При чтении информации иэ дефектной ячейки первого накопителя 1 номср слога, считанный из четвертого 6 накопителя дешифрируется дешифратором 8 и если старшие разряды адреса ячейки первого накопителя совпадают с кодом, считанным иэ...

Номер патента: 1160471

Опубликовано: 07.06.1985

Авторы: Раев, Смирягин, Шорыгин

МПК: G11C 11/14

Метки: доменов, магнитных, растяжения, узел, цилиндрических

...растяжения ЦМДцля обеспечения требуемой длины домена. За счет увеличенных геометрических размеров устройства увеличивается значение рабочих токов управления, что ведет к увеличению, перегрева и снижает область устойчивойработы устройства. Кроме того, увеличенные размеры узла для растяжения ЦИД снижают плотность записиинформации на ЦИД-кристалле.Целью изобретения является расширение области устойчивой работыузла для растяжения цилиндрическогомагнитного домена.Поставленная цель достигается тем,что в узле для растяжения ЦМД, содержащем магнитоодноосную пленку, накоторой расположены изолированныеодин от другого токопроводящие слои,в которых выполнены группы периодически расположенных отверстий, пос-.ледние в каждом токопроводящем...

Номер патента: 1160474

Опубликовано: 07.06.1985

Авторы: Акопов, Маркарян, Чахоян

МПК: G11C 29/00

Метки: информации, кодирования, оперативной, памяти

...поступившей с входов 16.1-16.64 на его входы 18.1-18.64 согласно Н матрице, описанной в таблице. В таблице буквами К - Кз отмечены строки, согласно которым происходит формирование восьми контрольных разрядов на выходах 19.1 19,8 элементов 24,1-24.8 сложения по модулю два генератора 11. Каждое ПЗУ 23.1-23.8 в генераторе 11 производит кодирование согласно подматрице 1 информации, установленной на адресных шинах. Тогда для формировапия контрольного разряда на выходе 19,1 элемента 24.1 сложения по модулю два подаются согласно таблице на входы элемента 24 . 1 сложения по модулю два первый выход 25.1 первого ПЗУ 23.1 (соответствующего подматрице 1), шестой выход 28.6 четвертого ПЗУ 23.4 (соответствующего подматрице 1 Ч), пятый выход 29.5...

Номер патента: 1161989

Опубликовано: 15.06.1985

Автор: Костюк

МПК: G11C 11/40

Метки: варианты, ее, информации, озу, памяти, хранением, энергонезависимым, ячейка

....памяти может быть применен любой изизвестных вариантов, используемыйв динамических, статических иликвазистатических ячейках памяти ОЗУ,вплоть до самого простого из них -ИДП-емкости. Необходимо только соблюсти следующее приближенное соотношение:Сз прс 1,1-2) В где С, - емкость затвора ИНОП-транзистора;С - емкость узла хранения поутенциала,"- напряжение программирования,Конструкция адресного формирователи, используемого как для записи,так и для считывания, может иметьили отдельные транзисторы записи исчитывания информации, или в простейшем случае один общий ИДП-транзистор, выполняющий обе функции,На фиг. 1 представлены ячейкипамяти по первому и второму вариантамф на фиг. 2 - то же, принциниальная электрическая схема на фиг. 3...

Номер патента: 1161990

Опубликовано: 15.06.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...на Фиг.4 - блок формирователей четности; на фиг.5 - первый преобразователь кодов, элемент ИЛИ, первый и второй дешифраторы; на фиг.6 - таблицы состояний дешифраторов; на фиг.7 - структурнаг схема коммутатора," на фиг.8 - таблица истинности второгопреобразователя,Устройство содержит см.фиг.1)накопитель 1, состоящий из многоразрядных блоков 2 памяти, входыпервой группы накопителя 1 соединены с входами первого блока 3 формирователей контрольных разрядов по 10нечетному модулю и входами первогоблока 4 формирователей четности иявляются числовыми входами 5 устройства, выхоцы первого блока 3 формирователей контрольных разрядов понечетному модулю и выходы первого 15блока 4 формирователей четностисоединены соответственно с входами 6 и 7...

Номер патента: 1161991

Опубликовано: 15.06.1985

Автор: Алексеев

МПК: G11C 29/00

Метки: диагностического, памяти

...дефектного элемента памяти, берется сигнал с выхода элемента 7 равнозначности, на одни входы которого с блока 2 поданы для сравнения коды адреса и команды, в которых был сбой, а на другие входы - текущие коды тестовой команды и вырабатываемых блоком 3 вида обращения, информациии адреса ячейки. При этом сигналравнозначности возникает раньшепоявления соответствующих выходных,сигналов этого такта на выходахформирователя 4 и сигнала с соответствующей ячейки памяти, что удобно для организации синхронизации при анализе сигнала. Продолжительность работы в циклическом режиме определяется временем, необходимым для анализа формы и положения сигналадефектной ячейки памяти.Для фиксации адреса и условийсбоя следующей дефектной ячейкипамяти с...

Номер патента: 1161992

Опубликовано: 15.06.1985

Автор: Савельев

МПК: G11C 29/00

Метки: оперативной, памяти

...к одним из входов усилителей 19 считывания и кпервому входу второго элемента ИЛИ13. Другие входы усилителей 19 считывания подключены к третьим выходам20 устройства, а выходы - к входамблока 7 индикации. Выход первогоэлемента И 8 подключен к второмувходу третьего элемента ИЛИ 14,выход которого подключен к входамвторого счетчика 11, к третьему входу второго элемента ИЛИ 13 и к счетному входу третьего счетчика 12,первый выход которого подключен квторым входам элементов И 4 второйгруппы, второй выход - к вторым входам элементов И 5 третьей группы,атретий выход третьего счетчика 12подсоединен к второму входу второгоэлемента И 9,Динамический режим контроля оперативной памяти заключается в снятии. области устойчивой работы сначала при...

Номер патента: 1161993

Опубликовано: 15.06.1985

Авторы: Бабкин, Самарин, Ченцова

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...дополнительного элемента И, другой вход которого является первым входом блока, выход второго дополнительного элемента И подключен к входам формирователей импульсов группы, первые выкоды которых подключены к входу делителя частоты, вторые выходы - к второму входу первого дополнительного элемента И, третьи выходы являются другим выходом блока, а первый и второй входы третьего счетного триггера являются вторым входом блока, вьР- ход формирователя сигналов сброса подключен к третьему входу третье 1161993го счетного триггера, выход датчика тестовых сигналов подключен квходам буферного регистра,На чертеже представлена Функциональная схема устройства 3для контроля блоков оперативнойпамяти.Устройство содержит блок 1управления, соединенный с...

Номер патента: 1161994

Опубликовано: 15.06.1985

Авторы: Горшков, Малецкий

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...коррекции, вторые входы элементов ИЛИ первой группы подключены к выходам второго коммутатора, входы которого соединены с одними из выходов ассоциативного накопителя, другие входы и выходы которого подключены соответственно к выходам формирователя адресных сигналов ик входам дешифраторов, выходы которых соединены с управляющими входами первого и второго коммутаторов и входами элементов ИЛИ третьей группы, выходы которых подключены к входам элементов НЕ,На чертеже представлена функциональная схема предложенного устрой-. 10 ства,Устройство содержит адресныевходы 1, формирователь 2 адресныхсигналов, адресный накопитель 3, входной регистр 4, блок 5 кодирования.На чертеже обозначены информационныевходы 6 устройства. 15Устройство содержит...

Номер патента: 1163354

Опубликовано: 23.06.1985

Авторы: Высочина, Копытов, Солод

МПК: G11C 7/00, G11C 8/00, H03K 19/20 ...

Метки: адресных, блоков, памяти, сигналов, формирователь

...на транзисторах 1 и 2 является входомформирователя, а выход подключенк затвору верхнего транзистора 7 парараэного усилителя, затвор транзис.тара 8 которого соединен с входом формирователя. Выход парафазного усилителя соединен с входом третьего инвертора (эатвор транзистора 6) и систоком транзистора ключевого элемента 10, затвор которого подключенк выходу третьего инвертора на транзисторах 5 и 6, а сток - к входувторого инвертора на транзисторахЪ и 4 и к истоку и затвору нагрузочного элемента на транзисторе 9с обеднением заряда.Формирователь работает следующим образом.При поступлении навход схемысигнала с уровнем логического нуля,транзисторы 2 и 8 закрываются и назатворетранзистора 6 устанавливается положительный потенциал. Тран 1...

Номер патента: 1163355

Опубликовано: 23.06.1985

Авторы: Твердов, Юхневич

МПК: G11C 8/04

Метки: адреса, кода, формирования

...чертеже приведена схема устройства,Устройство содержит счетчик 1 адреса,первый 2 и второй 3 элементыИ, элемент ИЛИ 4, счетчик 5 записи,дополнительный счетчик 6 адреса, третий элемент И 7, тактовый вход 8,первый 9, второй 1 О и третий 11 управляющие входы, установочный вход12, одну 13 и другую 14 группы адресных входов, на которых формируются старшие и младшие разряды кода адреса соответственно. На выходе 2015 первого элемента И 2 формирует-.,ся сигнал обращения к запоминающему устройству 1,ЗУ) по адресу, установленному на выходах 13 и 14. Счетчики 1 и 5 имеют одинаковый коэффициент пересчета, равный и.Устройство позволяет формироватьтри вида последовательностей адресов обращения к ЗУ: номинальную,прикоторой каждый последующий...

Номер патента: 1163356

Опубликовано: 23.06.1985

Авторы: Прокопенко, Сидоренко, Тальнова, Хцынский

МПК: G11C 11/40

Метки: памяти, элемент

...транзистор 13 остается в исходном состоянии, т.е. в состояпии низкопорогового напряжения, что соответствует хранению истинного сигнала. При этом пятый нагруэочный транзистор 5 закрыт, так как на его истоке высокий потенциалТеперь на адресную шину 16 прямого сигнала поступает ложный сигнал, т.е, потенциал "Лог, 0". Так как .на шину 15 записи подается напряжение программирования, то первый ключевой транзистор 6 закрывается и на его стоке устанавливается высокий потенциал, который, поступая на затвор управляющего транзистора 12, открывает его и через открытые зарядный транзистор 11, управляющий транзистор 12 протекает ток записи запоминающего транзистора, так как на затворе запоминающего транзистора 13 по-прежнему через открытый...

Номер патента: 1163361

Опубликовано: 23.06.1985

Авторы: Асцатуров, Безруков, Волкова, Чалайдюк

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...для использования, Нулевое значение бита деградации разрешает использование соответствующего блока буферной памяти 3.Регистр, слова 5 предназначен для приема и хранения информации, считанной из дополнительной памяти 4; разрядность 1. битов.Регистр поиска 6 предназначен для фиксации результата ассоциативного поиска в основной памяти 2, разрядность - 1. битов.Блок 7 контроля предназначен для организации контроля правильности работы буферной памяти 3 и основной памяти 2.В случае организации контроля по паритету выходной информации из буферной памяти 3 и основной памяти 2 блок 7 контроля (фиг. 3) содержит две группы 20 и 21 сумматоров по модулю два, две группы 22 и 23 элементов И и элемент И 24. Входы сумматоров по модулю два первой...

Номер патента: 1164718

Опубликовано: 30.06.1985

Авторы: Волоско, Лысков, Рахов, Савченко

МПК: G06F 12/00, G11C 7/08

Метки: блоком, памяти

...29подключены к входу 19 и выходу 22распределителя 4, а его входы 18и 9 соединены соответственно с выходами 21 и 20. Временная диаграмма сигналов на входах 18 и 19 и выходе 22 распределителя 4 приведенана фиг. 2 б,На фиг. 3 дан пример выполнениякоммутатора 5 режима, содержащегоэлементы И 30-37 и элементы ИЛИ 38и 39.Устройство обеспечивает работув режимах "Запись", "Считывание","Выборка", "Контроль информации"и работает следующим образом.В режиме "Затясь" из контроллера АИС (не показан) по линии 3на вход коммутатора 5 поступаетсигнал, соответствующий режиму"Запись"При этом на выходах 5и 17, коммутатора 5 появляются управляющие потенциалы, которые поступают на вход ключа 27 и черезэлемент 10 - на вход счетчика 7,подготавливая их к...

Номер патента: 1164786

Опубликовано: 30.06.1985

Авторы: Бавыкин, Лысый, Парасюк, Шаповалов

МПК: G11C 11/14

Метки: запоминающих, магнитных, матриц, пленках, цилиндрических

...устройстве или станке, имеющем зевообразующий механизм.На фиг. 1 схематически показана 5 операция введения в эев провода и ограничительного стержня на фиг.2- операция регулирования основного зева и образования обратного зева; на фиг.3 - операция введения в обратный О зев дополнительного ограничительного стержня с переменным сечением по длине; на фиг.4 - операция расположения дополнительного ограничительного стержня относительно основ ного и эащемления его струнами; на фиг.5 - операция извлечения из зева основного ограничительного стержня и формования струнами провода; на фиг,6 - операция извлечения из 20 обратного зева дополнительного ограничительного стержня.Устройство для осуществления предложенного способа содержит...

Номер патента: 1164787

Опубликовано: 30.06.1985

Авторы: Братов, Кравченко, Старосельский, Суэтинов

МПК: G11C 11/40

Метки: варианты, его, памяти, элемент

...нуля, не меняя потенциала другойразрядной шины. При этом отпирается переход затвор-сток соответствующего транзистора связи и проис"ходит опрокидьвание триггера. Еслисигнал выборки отсутствует, то обатранзистора связи 11 и 12 остаются 20закрытыми, а запись не происходит.Элемент памяти по второму варианту (фиг.2) содержит триггер натранзисторах 1 и 2, истоки которыхподключены к первому входу триггера 3, соединенному со словарнойшиной 4, а стоки - к прямому 5 иинверсному 6 выходам триггера соответственно, к которым подключенытакже затворы транзисторов 2 и 1 зОсоответственно, и объединенные затвор и исток нагрузочных нормальнооткрытых транзисторов 7 и 8 соответственно, подключенных стоками квторому входу триггера 9, соединен 35ному с...

Номер патента: 1164788

Опубликовано: 30.06.1985

Авторы: Алимбек, Бажанов, Бархоткин, Вернер, Дубицкий, Козырь, Мутовкин, Потелов, Преснухин, Савченко, Швецкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройст-,. 50 ва Г 2.Недостатком известного устройства является его сложность. Наличие внем двух ключей напряжения, помимо первого, ключа, который является клю чом тока, приводит , кроме того, к необходимости увеличения времени выборки при работе с высокоомными 788источниками входного сигнала, поскольку паразитный зарядпроникающий из цепи управления второго ключа на вход повторителя напряжения, рассасывается с большой постоянной времени.Цель изобретения - упрощение аналогового запоминающего устройства,Поставленная цель достигается тем, что в аналоговом запоминающем устройстве, содержащем накопительный элемент на конденсаторе, одна обкладка которого соединена с входом ключа и первым инвертирующим входом...

Номер патента: 1164789

Опубликовано: 30.06.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...сигналов, другие входы которого подключены к выходам первого шифратора, входы которого соединены с выходами первого дешифратора, причем третья входы элементов И-ИЛИ подключены к выходам второго регистра, а выходы " к .входам первого .регистра, выходы второго дешифратора соединены с управляющими входами третьего и четвертого регистров соответственно, выходы элементов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами - другой выход первого накопителя микрокоманд,. выходы четвертого и пятого...

Номер патента: 1164790

Опубликовано: 30.06.1985

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...НЕ, выход которого подключен к второму входу второго элемента И, выход первого элемента НЕ соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединено с входом третьего элемен 5 1 164та НЕ и являются третьим входом блока, четвертым и пятым входами которого являются второй и третий входыэлемента ИЛИ, выход которого соедийен с первым входом второго триггера,вторые входы триггеров обьединены иявляются шестым входом блока, выходтретьего элемента НЕ подключен ктретьим входам первого и четвертогоэлементов И, второй выход элемента 0задержки соединен с третьим входомвторого триггера, четвертый, пятМйи шестой входы которого подключенысоответственно к выходам второго,четвертого и...

Номер патента: 1164791

Опубликовано: 30.06.1985

Авторы: Вилесов, Рымина

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с четвертым сумматором 11 помодулю два и счетчиком 1 2, входы 1314 являются управляющими входами 25устройства.Устройство работает следующим образом,ЗОВ исходном состоянии регистры 2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 - на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго...

Номер патента: 1166177

Опубликовано: 07.07.1985

Авторы: Кравцов, Милославский

МПК: G11C 11/00

Метки: динамическое, запоминающее

...поступает на адресные входы устройства.Период времени регенерации информации в накопителе 16 (режим РЕГЕНЕРА 45 50 55 В режиме ОБРАЩЕНИЕ сигнал записиили чтения поступает на вход записи-чтенияустройства, сигнал запроса на обращение -на вход запроса на обращение устройства,а адрес - на первую и вторую младшие,среднюю и старшую группы адресных входов устройства. При этом во время записина группу информационных входов устройства поступает информация для записи внакопителе 16, а во время считывания наинформационные входы устройства поступает информация из накопителя 16,Работа устройства в режимах ОБРАЩЕНИЕ и РЕГЕНЕРАЦИЯ синхронизируетсяс помощью синхроимпульсов, поступающихна соответствующий вход устройства. Всеуправляющие сигналы поступают...

Номер патента: 1166178

Опубликовано: 07.07.1985

Авторы: Семенцов, Семенцова, Сидоренков, Торгашин

МПК: G11C 11/14

Метки: быстропеременных, записи, сигналов

...и величина магнитной анизотропии первой магнитной пленки выбираются на порядок выше соответствулены навстречу, при этом вдоль средней линии в плоскости носителя информации они взаимно уничтожаются,а по всей его ширине создается постоянный градиент. Величина градиентного магнитного поля выбирается так, чтобы во второй магнитной пленке носителя информации, установленного между полюсами постоянных магнитов, возникла структура из двух доменов. Положение единственной доменной границы 9 между доменами соответствует переходу поля смешения через нуль. Фиксирование положения доменной границы осуществляется полями рассеяния гексагональной структуры цилиндрических магнитных доменов 10.Все проводники, в том числе и группа проводников развертки...

Номер патента: 1166179

Опубликовано: 07.07.1985

Авторы: Елоев, Семенцов, Семенцова, Сидоренков

МПК: G11C 11/14

Метки: записи, информации

...рельефа,создаваемого ими.Блок 8 стирания информации представляет собой систему электромагнитов (илимагнитных катушек Гельмгольца), создающих управляющие магнитные поля, приложенные к носителю информации, В блоке. формируются поля для ориентирования полосовых доменов 6, приведения их в рав. новесное магнитное состояние и стирания записанной информации.Группа проводников развертки сигнала записи выполнена в виде ряда кольцевых и линейных проводников 7, соединенных между собой последовательно, причем линейные проводники расположены в плоскости носителя информации со стороны подложки, а кольцевые проводники - с про 5 о тивоположной стороны носителя информации. Расстояние между линейными проводниками достаточно мало, чтобы обеспечить...

Номер патента: 1166180

Опубликовано: 07.07.1985

Авторы: Бородин, Мельников, Паращук, Цурпал

МПК: G11C 17/00, G11C 29/00

Метки: варианты, его, микросхем, памяти

...с общей шиной.На фиг. 1 представлена функциональная схема устройства, первый вариант; на фиг, 2 - функциональная схема устройства, второй вариант; на фиг. 3 - функциональная схема одного формирователя контрольных каналов; на фиг. 4 - 7 представлены эквивалентные схемы, используемые при контроле микросхемы памяти: проверка уровня Лог, О для микросхемы с выходом типа открытый коллектор, проверка условия Лог. 1 для того же выхода, проверка уровня Лог О для микросхемы с выходом типа три состояния, проверка уровня Лог. 1 для того же выхода.Устройство для контроля микросхем памяти по первому варианту (фиг. 1) содержит группу компараторов 1, группу формирователей 2 четности, выходы которых являются информационными выходами 3 устройства, регистр...

Номер патента: 1166297

Опубликовано: 07.07.1985

Авторы: Гиль, Нестерук, Потапов

МПК: G11C 11/14, H03K 19/168

Метки: логический, многопороговый, элемент

...взаимосвязанный с25 дополнительным аннигилятором 9 ЦМД и при помощи отводного канала. 10 продвижения ЦЩ с дополнительными динамическими ловушками 11 ЦМД и с дополнительными выходными каналами 12 продвижения ЦЩ, соединенными с основным выходным каналом 13 продвижения ЦМД и первый аннигилятор 14 ЦМД, магнитосвязанный с основными 5 и с дополнительными 11 ди намическими ловушками ЦМД.Домены во время их продвижения вдоль отдельных элементов схемы многопорогового элемента занимают позиции 1-Ч. 40Многопороговый элемент, работает следующим образом.В нервом цикле работы входные логические переменные одновременно поступают в позиции 1 входных кана лов 3 продвижения ЦМД и далее в позиции П информационного канала 4 продвижения ЦМД и основных...

Номер патента: 1166298

Опубликовано: 07.07.1985

Авторы: Гиль, Нестерук, Потапов

МПК: G11C 11/14, H03K 19/168

Метки: магнитный, пороговый, элемент

...с информационным каналом 4 продвижения ЦМД, взаимосвязанным с помощью каналов 5 предпочтительного продвижения ЦМД с динамическими ловушками 6 ЦМД дополнительных групп 7 и основной группы 8 динамических ловушек ЦМД, каждая последующая динамическая ловушка ЦМД из которых соединена с предыдущей с помощью каналов 9 предпочтительного продвижения ЦМД, первый аннигилятор 10 ЦМД, каналы 11 продвижения ЦМД, взаимосвязанные с дополнительными динамическими ловушками 12 ЦМД, магнитосвязанными с каналами 5 предпочтительного продвижения ЦМД, .соединенными с дополнительными группами динамических ловушек ЦМД, второй аннигилятор 13 ЦМД, взаимосвязанный с динамическими ловушками ЦМД основной 8 и дополнительных 7 групп динамических ловушек ЦМД и...

Номер патента: 1167655

Опубликовано: 15.07.1985

Авторы: Георгиев, Крупский, Левин

МПК: G11C 11/00

Метки: выборкой, доступом, запоминающее, массива, одновременной, переменного, произвольным, слов

...входом устройства, входы первого формирователя сигналов обращения подключены к выходам дешифраторов и третьего блока сравнения, третий, четвертый и пятый входы второго формирователя сигналов обращения соединены соответственно с выходами первого, второго и третьего блоков сравнения.На чертеже изображена функциональная схема запоминаюшего устройства с произвольным доступом и одновременной выборкой переменного массива слов.Устройство содержит блоки 1 памяти (на чертеже показан один блок памяти), каждый из которых содержит накопители 2, имеющие адресные входы 3 и входы 4 разрешения обращения. Блок 1 памяти имеет первый 5 и второй 6 адресные входы, являюшиеся адресными входами устройства. Каждый блок 1 памяти содержит коммутаторы 7 с...