G11C — Запоминающие устройства статического типа

Номер патента: 1352533

Опубликовано: 15.11.1987

Авторы: Дроздович, Сморж, Човнюк, Шутовский

МПК: G11C 11/14

Метки: запоминающих, магнитных, матриц, пленках, цилиндрических

...предприятие, г. Ужгород, ул. Проектная, 4 1 135Изобретение относится к вычислительной технике и может быть использовано при изготовлении запоминающих устройств на цилиндрических магнитных пленках (ЦМП).Цель изобретения - повышение надежности изготовления запоминающих матриц.В соответствии с предложенным способом изготовление запоминающих матриц на ЦМП осуществляют следующим. образом. Вместо, обычно применяемых в качестве технологических струн основы стальных проволок выбирают проволоку, изготовленную из материала, обладающего, эффектом памяти формы, например нитинола (50 никеля, 50 титана). Вначале нитиноловую проволоку нагреовают до 200 С, затем ее подвергают растяжению до тех пор, пока поперечный диаметр нитиноловой проволоки не...

Номер патента: 1352534

Опубликовано: 15.11.1987

Автор: Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...включения на фиг,2 е) и открываются транзисторы 5 всех линеек, При этом на входе выбранной линейки подавляются все помехи от переднего фронта адресного тока, Затем ключ 3 выбранной линейки закрывается, а транзистор 10 этой линейки открывается. На первичной обмотке трансформатора 7 выбранной линейки меняется полярность напряжения, к концу первичной обмотки, которая была подключена к нулевому потенциалу через ключ 3, подключается источник питания Е через транзистор 10, а напряжение на втором конце первичной обмотки понижается за счет протекания тока через резистор 9 и включенные ключи 3 невыбранных линеек. Транзисторы 5 выбранной линейки при этом переходят из режима насыщения в режим отсечки, обеспечивая прохождение считанного...

Номер патента: 1352535

Опубликовано: 15.11.1987

Авторы: Захаров, Краснянский

МПК: G11C 19/00, G11C 29/00

Метки: самоконтролем, сдвига

...1 = 1 переписывается в ячейку с номером 0 модуля памяти 1 з и т,д, В п ш-м тактепервый бит при ТИ 1 = 0 считываетсяиз модуля памяти 1 , положительнымФронтом тактового импульса ТИ 2 переписывается в БТ 5и поступает навыход устройства. Второй бит информации во втором такте записывается вячейку с номером 1 модуля памятив (и+2)-м такте - в БТ 3 и с еговыхода в ячейку с номером 1 модуляпамяти 1 и т,д. и в (пш+1)-м тактепоступает на выход устройства; и-йбит информации в указанном выше порядке последовательно проходит ячейки с номером пмодулей памяти 1 ив (пт + и)-м такте поступает навыход устройства. Затем указанныйпроцесс продвижения информации поячейкам модулей памяти 1 -1 повторяется,Таким образом, на выходе реализуется Функция...

Номер патента: 1352644

Опубликовано: 15.11.1987

Авторы: Габышева, Гиль, Нестерук

МПК: G11C 11/14, H03K 19/168

Метки: пороговый, элемент

...дополнительномуотводному каналу 7 продвижения ЦМДв сумматор 1 ЩЦ нли в информационныйканал 9 продвижения 1 ЩЦ. Домен, поступивший в динамическую ловушку ЦМДсумматора ЦК, продвигается в следующую соседнюю динамическую ловушку ЦМДсумматора 1 ЩЦ, если в одной из последующих динамических ловушек ЦМДотсутствует домен, или остается вданной динамической ловушке ЦМД впротивном случае. Домен из информационного канала 9 продвижения ЦМДпоступает в первую динамическую ло-,вушку ЦМД сумматора 1 ЩЦ по каналу 10предпочтительного продвижения ЦМД,если в одной из последующих динамических ловушек ЦИД сумматора ЦИД отсутствует домен, в противном случаепо основному отводному каналу 11продвигается в основной аннигиляторб 1 ЩЦ, где уничтожается,Входные каналы...

Номер патента: 1354247

Опубликовано: 23.11.1987

Автор: Ермолин

МПК: G11C 7/00, G11C 8/12

Метки: выборки, токов, формирования

...дешифратор с общей обмоткой - состоитиз и трансформаторов 1 (и - число выходов дешифратора), каждый из которых З 0содержит входную 2 и выходную 3 обмотки. Все трансформаторы 1 объединены общей обмоткой А, замкнутой на резистор 5 с переменным сопротивлением,Устройство работает следующим образом.Входные токи подаются во входныеобмотки 2 всех трансформаторов 1,кроме выбранного. Эти токи вызываютпоявление импульсов напряжения в об 40мотках 3 и 4 трацсформаторов 1,Павскольку входная обмотка выбранноготрансформатора 1 разомкнута, к вьгходной обмотке 3 этого трансформатора, 1,приложено напряжение, равное сумменапряжений на обмотках невыбранных трансформаторов 1. При подключениинагрузки к выходной обмотке 3 выбранного трансформатора 1 в ней...

Номер патента: 1354248

Опубликовано: 23.11.1987

Автор: Карпишук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...2 И-ИИ-ИЕ 115) призодит к появпе 11 11НИ 10 Н 1 Х ВЫХадяХ у ГсОВНРИ 1, ,-1 ТО Саат ЯЕТСтВУЕТ ОкаНЧЯ НИ)Р Ргэ)г(МОВ ВЫ- барки и ВЫДЯчи 110135 гации н накОГ 1 и- теле 2 и подвоовки вхапа записи р- гистра 3 к повторной загцси.и .рав и )г пя Гот о л хо 3 я сЯиГо ого ретс:,стра 10 0)иавраменко поступает ;а первый вхо;.1, 03 е е)та И- И-Е 1 о ь я 1( 1(ак 1 я ( О 13 торам1 . 11входе нрисутстгует у 1)ове)ть 1 ,посту ПаСЩЦй С ИВЕРГ;НОГО ВЫХОЦа тРт,.ГГСРа 21, ГТОТТВ);71 Т Г Г 011 РН)1 Ц 1)Ггн 5ВЕНЬС ПЯТОГС 1 ЫХОДЗ. СДБР 1 О ВО ГО регистра 10 Отновременно поступает на третий вход элемента 21-ИПИ-НЕ 19И, ТЯК Ка)( На Е 1 О 7 -ТВ 1 ТО;уст ВХОПЕцпрс) тсв, е- - раг)е.ь "0"щий с прямого Выходя триггера 21 нсГРИВО 151 Т К ИЗМ НЕ-)1 СОС ТД Ят Ц Вт...

Номер патента: 1354249

Опубликовано: 23.11.1987

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, параллельный, регистр

...элемента0 у и р ав -л яющег о тр г г е р а 8 и значения " 0и а выходе е г о ин в е р т ор а2 1 т , е .н а управляющем в ь 5 х оде0 регистра,ч т о свидетельствует о б окончаниипереходньгх процессов при записи кодав регистр и установки парафазиого кода иа соответству 5 сщих выходах ячеек1-3 памяти.После этого произвольным образоммогут изменяться сигналь иа информа". ционных входах 17- 19 ячеек 1-3 памяти с тем, чтобь; к моменту следу 5 вщей записи кода в регистр на этих входах были устав;.овлены значения соответствующие разряцам записываемого кода. Перед новой записью ,ода ре,истр должен быть возьрзщен в исходное состояние. Перевод регис 1 ра в исходное состояИе ос щзс 1 вл 51 ется ПОда". й 355 ачеиия "О" на его упраяп 5 ющий вход б, Это...

Номер патента: 1354250

Опубликовано: 23.11.1987

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...3., памяти,приводящей к ошибке любой кратности, 20 с выходов блока 6 на входы элементаИЛИ 7 поступает нулевая информация(в искаженных разрядах появляютсяединичные сигналы), в результатечего с выхода элемента ИЛИ 7 на входтриггера 9 поступаст сигнал неисправности. Сигнал неисгравности переводит триггер 9 в другое устойчивоесостояние и поступа.ет на вход третье.го элемента И 10,.Сигнал с выхода триггера 9 гоступает на входы элементов 1 О, - 10 ина управляющие входы ключей 1 1 ичто приводит к подаче питающего напряжения на гервый .1, и второй 3 ре зервные блоки памяти и задействованию в работу всех блоков памяти запоминающего устройства. 11 ри этом свыходов блоков 4 - 4 э на входы соответствующих коммутаторов 8, -8 зпоступает информация...

Номер патента: 1355997

Опубликовано: 30.11.1987

Авторы: Аноприенко, Башков

МПК: G06T 1/00, G11C 11/34

Метки: данным, доступом, запоминающее, многоформатным

...соответствующие значения заносятся в регистр 1 адреса, регистр 3 данных и регистр 2 Формата. В соответствии со значением Формата дешифратор 8 вырабатывает при Р 1 единичное значение на одном из выходов, например на выходе ш (1 Мп) . С помощью элементов блоков 919управления доступом на адресных входах, соответствующих младшим разрядам адреса, блока 6 памяти данных устанавливаются единичные значения во всех разрядах адреса и, следовательно, осуществляется адресация к той ячейке памяти, адрес которой является максимальным для соот,ветствующего данному Формату блока данных. По сигналу на входе "Запись" устройства в указанную ячейку записывается значение данных, а в блоке 10 памяти блока 9 71 управления доступом Фиксируется Формат путем...

Номер патента: 1355998

Опубликовано: 30.11.1987

Авторы: Огранович, Простаков, Простакова, Раисов

МПК: G11C 19/00, G11C 29/00

Метки: самоконтролем, сдвиговое

...И 10 по второму входу,В зависимости от потенциала на шине 15 управления происходит сдвиг информации в регистрах 1 и 2 сдвига или запись в них параллельного кода. Последовательный код на сдвиг подается по первой информационной шине 11, код параллельной записи - по второй информационной шине 12. Запись инФормации или сдвиг осуществляются тактовыми импульсами, поступающими на схему по тактовым шинам 13 и 14 соответственно, При этом в регистрах 1 и 2 сдвига образуются прямой и обратный коды одного и того же числа, которые подаются ка входы слагаемых сумматора. В сумматоре в результате сложения получается код 111 11, а на выходе 22 переноса старшего разряда нулевой уровень сигнала. Тактовый импульс, пришедший на схему по первой 13 или...

Номер патента: 1355999

Опубликовано: 30.11.1987

Авторы: Милославов, Панасенков, Прокофьев, Федоров

МПК: G11C 21/00

Метки: информации, пзс, считывания

...вход устройства для считыванияинформации с ПЗС поступает сигналЧ(фиг.2), В момент с, =0 усиленныйсигнал от ПЗС поступает через замкнутый ключ 11 на вход повторителя 2.Конденсаторы 12 и 13 посредствомзамкнутых в интервале с, - С ключей6 и 7 заряжаются до потенциалов выходов повторителей 2 и 3 соответственно. В течение интервала с1 2происходит компенсация напряженияплавающего пьедестала" Ч и дрейфовповторителей 2 и 3, После приходасигнала в результате замыкания ключа7 в интервале с - с и замыкания клюФча 6 в интервале с - с конденсатор13 заряжается до напряжения Ч, аконденсатор 12 - до напряжения Ч + Чп,По окончании импульса сигнала в результате действия ключа 8 устройствавыборки-хранения в интервалевыходное напряжение инвертора 5...

Номер патента: 1356000

Опубликовано: 30.11.1987

Автор: Шолохов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройства.Аналоговое запоминающее устройствосодержит накопительный элемент наконденсаторе 1, операционный усилитель 2, ключи 3-5 и резистивный дели-.тель 6 напряжения,Устройство работает следующим образом.В режиме выборки ключи 3 и 4 замкнуты, ключ 5 разомкнут. При замкнутом ключе 3 оба резистора резистивного делителя 6 напряжения оказываютсявключенными в параллель между инвертирующим входом и выходом операционного усилителя 2, т,е, операционныйусилитель 2 включен по схеме повторителя напряжения, и на его выходе устанавливается напряжение, равноесумме входного напряжения устройстваи напряжения смещения нуля усилителя2. Это напряжение запоминается наконденсаторе 1. При переходе устрой, ства в режим хранения, когда ключи 3и 4 размыкаются,...

Номер патента: 1358001

Опубликовано: 07.12.1987

Авторы: Гарицын, Дымшиц, Наумченко

МПК: G11C 11/40, G11C 17/00

Метки: запоминающего, матричный, накопитель, полупроводникового, устройства

...6 и 7 имеют и-тип проводимости. При записи О на числовую шину 4(исток) подается потенциал отрицательнойполярности, а на разрядную шину 5положительный потенциал, величина которого достаточна для того, чтобы в диэлектрическом слое 8 сформировался отрицательный объемный заряд, который сохраняется при отключении питания.Пороговое напряжение транзистора определяется выражением Чп (О) =4+ -- , (1)йсгде Ч, - исходное пороговое напряжениетранзистора;Я - величина заряда, сформированного при записи О в диэлектрическом слое 8;С - емкость подзатворного диэлектрика.Для записи 1 полярность напряжения, 45 подаваемого на разрядную 5 и числовую 4 шины, изменяется и в диэлектрическом слое 8 формируется положительный заряд. ПороРцг,ВНИИПИ Заказ...

Номер патента: 1358002

Опубликовано: 07.12.1987

Авторы: Войтович, Королев

МПК: G11C 11/40

Метки: памяти, элемент

...контакта подавляется током стробирующего импульса 1 протекающимв катушке 1, Величина циркулирующеготока 1 ч в катушке 3 является запоминаемойвеличиной, Запоминание осуществляетсяпосле уменьшения до нуля тока 1,. Еслипосле этого ток 1 не изменяется, то не меняется и распределение токов в схеме. Еслиток 1, изменяется, например, на Л 1 то,очевидно, что в катушке 3 по.прежнему сохраняется ток 1, а в катушке 4 ток изменяется на величину40гХХг=ЛУ,Кгг-ДгУ г,При использовании элемента для аналого-цифрового преобразования катушка 3индуктивно или гальванически связываетсяс одним джозефсоновским элементом (например, сквидом) или несколькими,При указанном исполнении предлагаемого элемента (фиг, 2) необходимо учестьпоказанную паразитную...

Номер патента: 1358003

Опубликовано: 07.12.1987

Авторы: Макарова, Пчелинчев, Соков

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...4 Т)ЗП на каждое обращение за.писи выполняется семь обращений воспроизведений.В то же время при установке на переключателях ПК - ПКЗ кода 010, на переключателях ПК 4 - ПК 6 кода 100 и переключении тумблера 4 Т)ЗП/4 Т(ЗП в положение 4 Т(ЗП на каждое обращение воспроизведения выполняется семь обращений записи.Таким образом, путем установки соответствующих кодов на переключателях тумблерного регистра и переключения в необходимое положение тумблера 4 Т)ЗП/4 Т( ЗП можно задать необходимую величину Кобр. В то же время, устанавливая на переключателях ПК 1 - ПКЗ код 000(2), а на переключателях ПК 4 - ПКб, отличный от нулевого, можно задать режим постоянного воспроизведения с частотой обращения, определяемой состоянием переключателей ПК 4 ПК б,...

Номер патента: 1358087

Опубликовано: 07.12.1987

Авторы: Гюнтер, Лотар, Петер, Райнер, Хайнц

МПК: G11C 11/00, H03K 19/00

Метки: автоматным, блок, графом, памяти, полным, состояниями, стандартизируемый

...до проблемы разработки комбинаторных схем. Используемый принцип блокировки позволяет одновременно выполнять несколько условий передачи, что существенно упрощает решение задачи проектирования.Изменение нулевой занятости вхо-. дов блока памяти в такую занятость, при котором по крайней мере один55 вход загружен единицЕй ненулеваязанятость вызывает запись в память актуальной занятости и сброс занятости, записанной перед этим в память,а также нулевую занятость выходов блока памяти. Изменение ненулевой занятости входов в нулевую приводит к выводу на выходы записанной в памяти занятости, Благодаря обратной связи выходов блока памяти с входами через элементы И нулевая занятость выходов памяти, обусловленная ненулевой занятостью входов памяти,...

Номер патента: 1359801

Опубликовано: 15.12.1987

Авторы: Авгуль, Козюминский, Мищенко, Терешко

МПК: G11C 15/00

Метки: запоминающее, логическое

...хранятся и-е разряды (Ч=1,2) всех занесенных Функций (;1 . Причем каждая занесенная Функция с;1 занимает свой столбец в накопителе 3;.50Таким образом, переменные, поступающие на вход 7 дешифратора 1, определяют номер разряда функций (;1 и-Е переменные, по которым разлагаются функции Г;, поступают на входыщ-М1= С. Сыэлементов И 2, где формиуогруются всевозможные конъюнкции рангов г 2, и-х из пбступающих перемениых хСумматоров по модулю два 4, столько, сколько записано функций Я; накопителя 3 Обозначим это число р1 1 Тогда число элементов И 9, в коммута" торе 5 также равно р . Причем выход я-го сумматора (я=1, р, ) по модулю два из группы 4; подключен к второму входу я-го элемента И 9 коммутатора 5, . Первый вход я"го элемента И 9;...

Номер патента: 1359802

Опубликовано: 15.12.1987

Авторы: Бородин, Паращук, Суворова

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...коМмутаторы 9 и 8 на входы-выходы, причем на входы коммутатора 9 информация поступает через селектор 6.Режим работы с укороченными (в данном случае половинными) словами.На вход 11 подают сигнал "О". Для того, чтобы полностью использовать информационную емкость количество адресов увеличивается вдвое, что осуществляется формирователем э, который в зависимости от сигнала на ши 10 ется.20 Формула изобретения 25 30 35 40 45 50 55 не 13 ("О" или "1") осуществляетстробирование обращения либо к одной,либо к другой половине блока 1 памяти. Информация через селектор .7 с одной группы информационных шин распределяется на две группы для записи в одну и другую половины блока 1 памяти. При считывании информация поступает только через селектор 6 (с...

Номер патента: 1361569

Опубликовано: 23.12.1987

Авторы: Белков, Братальский, Смирнов

МПК: G06F 13/14, G11C 11/00

Метки: запоминающее

...примере адреса СОЗУ короче на 5 разрядов (АБ 6-14, АМ 6-14). Старщий (первый) разряд первого адреса чтения (1 АВ 1), определяет блок памяти, к которому производится обращениеО - чтение иэ блоков 55;1 - чтение из блоков 5 ,5 Шифраторы 3 и 3 формируют уп равляющие сигналы на выходах 24-27, 30-33, определяющие режим обращения к памяти, Коды старщих разрядов адреса определяют режим обращения 0000 - отсутствие обращения;1000 - обращение к СОЗУ;0000 - обращение к ОЗУ,первый блок памяти;1000 - обращение к ОЗУ,второй блок памяти,АВ 2-5= АМ 2-5= В начале такта на входы устройства подаются адреса обращения 1 АВ, 2 АВ, АИ, которые могут относиться как к ОЗУ, так и к СОЗУ, и сигналы - на выходы 7-15. Коммутаторы 1, и 1 При обращении к памяти ОЗУ...

Номер патента: 1361623

Опубликовано: 23.12.1987

Авторы: Каустов, Погорелов, Торошенко

МПК: G11C 11/00

Метки: запоминающее

...для25записи в них информации. Обращатьсяк регистрам 5 можно или как к внешним устройствам, или как к ячейкампамяти. В последнем случае каждомурегистру присваивается определенныйадрес иэ адресного пространства процессора. В этом случае ячейки в блоках 2 памяти, имеющие такие же адреса, как и регистры 5 не используются,З 5 Для записи информации в какой-ли-,бо регистр 5 процессор выставляетна шину адреса код адреса требуемогорегистра, на шину 7 данных - унитарный код нужного блока 2 памяти в 40 соответствующей зоне (код содержиттолько одну единицу в одном из разрядов, а все остальные разряды -нули), на вход 6 записи-считыванияподает сигнал записи. При этом на 45 одном из выходов дешифратора 4 фор61623 5 10 Тираж 588 Подписное ВНИИПИ...

Номер патента: 1361624

Опубликовано: 23.12.1987

Авторы: Горшков, Яковлев

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...с выхода элемента ИЛИ 58 по цепи И 48, так как этот элемент открыт кодом "1", с элемента НЕ 76,поскольку у него на входе код "0" с элемента И 36, триггер 20 устанавливается в "1", а триггер 21 - в "0". На выходе сумматора 22 код "1", который разрешает прохождение сигнала через элемент И 46 с выхода элемента И 48 Сигнал с выхода элемента И 46 через элемент ИЛИ 57 поступает на вход триггера 42, который разрешает запись в накопители 5 и 6 обратных кодов с регистров 7 и 8 числа, затем содержимое регистра 7 (прямой код) пере- записывается в регистр 13, а регистра 8 - в регистр 14,. По истечении времени, определяемого элементом 65 задержки (необходимого для записи в накопители 5 и 6), производится считывание из накопителей 5 и 6 на...

Номер патента: 1361625

Опубликовано: 23.12.1987

Автор: Бедертдинов

МПК: G11C 11/14

Метки: доменах, информации, магнитных, накопитель, цилиндрических

...сторон от вывода имеются пазы 11 и 12, а концы шины соединяются со слоем проводника.Первый управляющий электрод 13 соединен с первым слоем проводника высокоомного участка шины, а общий электрод 14 соединен с первым, слоем проводника со стороны низкоомного участка шины. Второй слой проводника соединен с вторым управляющим электродом и общим электродом. Для выполнения участка 8 шины с повышенным сопротивлением по сравнению с участком 7 в нем выполнены отверстия 15. Датчик 16 ЦЩ расположен в конце канала продвижения ЦМД и вблизи отверстия, вытянутого поперек направления движения ЦМД и являющегося расширителем.ЦМД. На участке 7 выполнен дополнительный паз 17.Накопитель работает следующим образом.При продвижении ЦМД по каналу первый и...

Номер патента: 1361626

Опубликовано: 23.12.1987

Авторы: Братов, Кравченко, Старосельский, Суэтинов

МПК: G11C 11/40

Метки: памяти, элемент

...1 являются нормально открытыми, а транзисторы 11 и 12 - нормально закрытыми, транзисторы блоков 2 и 3 выбор- ки - нормально закрытыми, транзистор 13 узла 4 смещений - нормально открытым.Шина 5 выборки элемента памяти одновременно является шиной питания для триггера 1, что позволяет не подключать выводы элемента памяти к двум различным шинам выборки и питания. В результате разрядные шины 7 и 8 пересекаются с меньшим количеством строчных шин. Емкости разрядных шип уменьшаются, и, следовательно, уменьшается время их перезаряда в режиме выборки.Элемент памяти работает следующим образом.В режиме хранения на шине 6 поддерживается нулевой потенциал, на " шине 5 - потенциал БрЦ - ц+, где Б - напряжение отпирания барьерного перехода П -...

Номер патента: 1361627

Опубликовано: 23.12.1987

Авторы: Аваев, Наумов

МПК: G11C 11/40

Метки: памяти, ячейка

...слое 2 р-типа у боковой поверх 272ности 7 углубления и отделен от затвора слоем 1 О параэлектрика (транзистор типа металл-параэлектрик -полупроводник). Одновременно в структуре сформирован МДП-транзистор совстроенным каналом п-типа, истокомкоторого является полупроводниковыйслой 9 в месте его контакта 15 сослоем 13, стоком - шина 17, затво- "ром - слой 9, а канал образуется вслое 13,В режиме хранения напряжение нашине 23 строки равно нулю, МДП-транзистор 21 закрыт и бистабильный элемент отключен от шины 24 столбца,При записи на шине столбца устанавливается напряжение логического нуля или логической единицы, После этого на шину строки 23 подается импульс, отпирающий МДП-транзистор 21.,При считывании на шине 24 столбцапредварительно...

Номер патента: 1361628

Опубликовано: 23.12.1987

Автор: Аваев

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, устройства

...соответствует логическому нулю, а высокий Р - логической единице. Двухзатворный транзистор 16 закрыт при сквозном 5 Ообеднении носителями слоя.При считывании на шины 18 записи подают нулевое напряжение, на шинах 19 считывания предварительно устанавливают напряжение У , которое по окончании импульса установки поддер,живается емкостью шины, После этого подают отрицательный импульс ампли" тудой Пя,на шину 17 выборки, .Тран 8 2зистор. 16 отпирается в случае храйения логического нуля, и напряжениена шине 19 понижается. В случае хранения логической единицы транзистор16 остается закрытым, а напряжениена шине 19 не изменяется,В накопителе считывание является неразрушающим, так как при считываниизапоминающий конденсатор не связан сшиной столбца...

Номер патента: 1361629

Опубликовано: 23.12.1987

Автор: Худяков

МПК: G11C 11/40

Метки: памяти, элемент

...4 ивыход5 подается высокий положительный потенциал, а управляющий затвор запоминающего транзистора 1 заземляется.При этом происходит туннелированиеэлектронов с плавающего затвора и запоминающий транзистор 4 переходит в 5 О.состояние с низким пороговым напряжением (порядка -5 В). Коммутируемыецепи оказываются замкнутыми.В режимах невыбора при записи навход 4 или на выход 5 не подается высокий потенциал. При этом на стоктранзистора 1 и соединенную с нимтуннельную область не попадает высокий потенциал либо ввиду того, что закрыт ключевой транзистор 2, либоввиду отсутствия высокого напряженияна выходе 5. Таким образом, записи непроисходит и коммутируемые цепи остаются разомкнутыми,В режиме чтения на вход 8 подается положительное...

Номер патента: 1361630

Опубликовано: 23.12.1987

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...1 памяти с высокимбазовым потенциалом, после завершенияформирования уровня напряжения на базах токоограничительных транзисторов 11 и 12 соответствующего блока 2компенсации разброса параметров элемента памяти целиком протекает в выбранный элемент 1 памяти, В результате описанного распределения токовсчитывания на информационных входахвыходах 18 и 19 выбранного столбцаматрицы Формируются логические напряжения, На входах/выходах 18 и 19,где ток считывания протекает в эмит 1361630тер токоограничительного транзистора11 или 12 блока 2 компенсации разброса параметров элемента памяти,формируется напряжение низкого логи 5ческого уровня, а на других информационных входах/выходах 18 и 19 формируется.напряжение высокого логического уровня,Блок 2...

Номер патента: 1361631

Опубликовано: 23.12.1987

Авторы: Иванов, Кейлин, Криксин, Криницын

МПК: G11C 17/00

Метки: запоминающее, постоянное

...7, и хранимого предыдущего адреса в регистре 11 на элементе 12. В случае сравнения адресоввыбранный ранее Формирователь остается открытым, считывание информациипроизводится из тех же запоминающихмодулей, что и в предыдущее обращение,В случае несравнения адресов с регистров 7 и 11 на элементе 12 формиру.ется сигнал Останов , который поступает в центральный процессор и запрещает обращение к постоянному запоминающему устройству. Этот же сигналпоступает на регистр 6 и запрещает 55выдачу неопределенной информации в1магистраль ЭВМ в случае, если машинапроизводит другие операции в этот момент времени. Если ЭВМ работает в асинхронном режиме, то достаточно подать сигнал "Останов" на регистр 6,Формирование сигнала "Останов" происходит...

Номер патента: 1361632

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...блока 1 памяти. Сигнал с выходаэлемента ИЛИ 31 задерживается наэлементе 37 задержки и бпрашиваетэлементы И 33 и 34.При правильном чтении данных навыходе блока 5 контроля присутствуетвысокий уровень сигнала, которыйчерез элемент ИЛИ 32 разрешает формирование на выходе элемента И 34импульса сопровождения считанных данных, присутствующих в этот моментна вьиодах 3 устройства. При чтенииданных с ошибкой на выходе блока 5контроля присутствует низкий уровеньсигнала. Повторно операция чтениявыполняется при условий, что триггер11 установлен в нулевой состояние, 1361632свидетельствующее о том, что при выполнении операции записи выполнялось дублирование записи данных по этому адресу в оба накопителя 24 и 25,При высоком уровне сигнала на инверсном...

Номер патента: 1361633

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...состоянии триггера 26, При появлении 1 1361633Изобретение относится к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и является усовершенствованием устройства по авт. св.Р 1101889.Цель изобретения - расширение области применения устройства за счетвозможности приема информационногопотока с произвольными характеристиками.На чертеже приведена структурная 15схема устройства.Устройство содержит накопитель 1,информационные входы 2 и выходы 3,сумматоры 4 и 5, группы элементовИ-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и12, элементы НЕ 13 и 14, регистр 15,схему 16 сравнения, элемент ИЛИ 17,входы 18-20...