G11C 8/12 — схемы выбора групп, например выбор блока памяти, выбор чипов, выбор массива

Номер патента: 125943

Опубликовано: 01.01.1960

Автор: Тутенмахер

МПК: G11C 7/22, G11C 8/12

Метки: выборки, информации

...последовательно, а выбираются из них параллельно. Управление выборкой адресов, выдачей информации из запоминающего блока и выходных регистров осуществляется с помощью двоичного счетчика и программного блока.На чертеже представлена блок-схема устройства, где: 1 - запоминающее устройство; 2 - адресная сетка запоминающего устройства;3 - входной массовый регистр для связи с абонентами; 4 - выходной массовый регистр для выдачи информации абонентам; б - линии абонентов; б - клавиатура абонента; 7 - приемная абонентская аппаратуЯ 125943- - 2 -ра, воспринимающая информацию; 8 - программное устройство для управления регистрами; 9 - источник тактовых импульсов; 10 - двоичный счетчик; 11 и 12 - усилители,При нажатии абонентом клавиши...

Номер патента: 181393

Опубликовано: 01.01.1966

МПК: G11C 8/12

Метки: 181393

...с номером, хранимым в одном из регистров 1 - 4, то номер страницы искомого слова пересылают из соответствуощего регистра 5 - 8 в регистр 10.Затем заменяют сегменты и группе. Номера сегмента и страницы с искомым словом, храшгмь.х г, каких-либо регистрах, з,: пскл 1 очением 1 и 5 соотвстствепно, переписывают в два регистра, расположенные левее, а информацию оттуда - в регистры, в которых хранились номера сегмента и страницы с искомым словом. Например, если номера сегмента и страницы с искомым словом находятся соответственно в регистрах 3 и 7, то информацию из регистров 7 и 3 переписыьают в регистры б и 2, а информацию из регистров б и 2 заносят в регистры 7 и 3.Если номер сегмента хранится в регистре 1, перестановки информации в...

Номер патента: 401997

Опубликовано: 01.01.1973

МПК: G06F 13/00, G11C 8/12

Метки: 401997

...1.Входы регистров 1 - 4 и счетчика 5 подключены к выходу схемы ИЛИ 9, входы которой соединены с выходами и накопитель 20 ных блоков 10. Выходы схем И 7 и 8, относящихся к соответствующему накопительномублоку 10, подсоединены ко входам дополнительно введенных и схем ИЛИ 11, выходыкоторых подключены ко входам блоков 10.25 Адресное устройство работает следующимобразом,Информация о накопительных блокахчисел и команд 10, с которыми предстоитработа, предварительно записывается в этих30 блоках. Во время операции переключения ин401997 логике, единой для томатически, по счетнойсчетчика 5 и регистра 3,Составитель В. Рудаков Техред Л. Грачева Корректор М. Лейзерман Редактор Т. Орловская Заказ 27/7 Изд. М6 Тираж 647 Подписное ЦНИИПИ...

Номер патента: 435559

Опубликовано: 05.07.1974

Автор: Шведов

МПК: G11C 11/06, G11C 8/12

Метки: выборки, информации

...а 7 ю 7219 277 ю г 1119 а 7 (где 7218 - 12113 - число витков соответствующих обмоток 8 - 13).На временной диаграмме приняты следующие обозначения: 11 - импульсы тока подготовки записи в тактовой обмотке 7 сердечников 1 - 3; 113 - импульсы тока подготовки считывания в тактовой обмотке 7 сердечников 4 - 6; 118 - импульсы тока считывания, сформированные формирователем 16; 117 - импульсы тока записи, сформированные формирователем 17; 118 - импульсы тока управления в тактовой обмотке 11 сердечников 1 - 3; 121 123, 123 - импульсы тока считывания в выходных адресных шинах накопителя соответственно 21, 23 и 25; 122, 724, 128 - импульсы тока записи в выходных адресных шинах накопителя, соответственно 22, 24 и 26.В основу работы схемы положен...

Номер патента: 445074

Опубликовано: 30.09.1974

Авторы: Востокин, Любецкая, Новиков

МПК: G11C 7/10, G11C 8/12

Метки: адресных, выбора, слов

...входу группы ключей 9. Выходы блока8 соединены с группами элементов5 одновременного считывания. Кроме того, выходы группы ключей подсоединейы к выходным шинам 10.445074 Устройство работает следующимОбРаЗом,При подаче комбинации парал-,лельного кода с приемника телеграного кода на входы 3 запомина-,ется первый же знак или группазнаков в блоке 1 памяти. Сигнал озапоминании подается через схему2 и схему 7 в блок 8, который дает сигнал на блок 4 ввода адресныхслов. На первую группу 6 элементов5 одновременного считывания адресного слова поступает сигнал опроса, Если пришедший из канала связизнак или группа знаков и знак илигруппа знаков заложенные на перфоленте или перфокарте, не совпадают, то блОк памяти занимает исходное состояние,...

Номер патента: 479151

Опубликовано: 30.07.1975

Авторы: Волковыский, Злоьин, Королев

МПК: G11C 11/00, G11C 8/12

Метки: запоминающее

...на ферритовых сердечниках, регистр адреса 2, регистр записываемого слова 3, регистр считываемого слова 4, блок адресных формирователей считывания - записи 5, блок разрядных формирователей считывания - записи 6, блок выходных усилителей 7, блок формирователей запрета 8 и блок управления 9, который включает дешифратор адреса 10, шифратор 11 и схему 12 выработки управляющих сигналов с выходными каналами 13 (чтение), 14 (запись), 15 (восстановление). Выход 16 дешифратора адреса, выход 17 шифратора, выход 18 регистра записываемого числа и выход 19 регистра считываемого числа коммутируются выходными каналами 13, 14, 15 схемы 12,Устройство работает в двух режимах.В режиме записи устройство работает в следующем порядке. После сформирования...

Номер патента: 514338

Опубликовано: 15.05.1976

Авторы: Колесов, Петросов

МПК: G11C 8/12

Метки: выборки, информации

...со способом записи информации в ЗУ на магнитных дисках, что первый импульс, поступающий на вход устройства, является синхроимпульсом (фиг, 2, а). Так как в исходном состоянии канал выделения синхроимпульсов открыт (логиче ский элемент И - НЕ 3 по двум входам раз решен), то первый считываемый импульс про ходит на выход устройства как синхроим пульс (фиг. 2, б), запуская одновибратор 10, с выхода которого положительный стробирующий сигнал поступает на один из входов логического элемента И - НЕ 5. На другой вход этого элемента поступает выделенный синхроимпульс с выхода логического элемента И - НЕ 3, Отрицательный стробирующий сигнал с выхода логического элемента И - НЕ 5 запрещает логический элемент И - НЕ 3 на время своей...

Номер патента: 577565

Опубликовано: 25.10.1977

Автор: Клаус

МПК: G11C 8/12

Метки: выборкой, разрядных, шин

...группы разрялцых шиц цроизнолит н 5 с помощью ереклк)(зтече 1 строк 3, 4 и переклкчзтелей столбцов 5, 6. Допустим, что выбранными являктся (:)еклюатель строк 3 иреключз,ель с)о,(бцов 5 цри этом цереклк)чз.тельгрж 3 коммутирует цепи (ц рвичцых обмо.тк трзцсфрматоров 46- 48, рззреи)ая цро хождение импульсов с формировзелейО 2.1 ереклнчатсль 5 столбцов полклкчает со.с.(ицсццые межлу собой концы вторичцых обмо.го трзцсформьтороц 46 48 к цице цулевого цогсц(цз,(з, рззрс(цая выборку разрялцых шиц 5и 2, олклк) и иных к диодам 3 36.577565 25 н таинель 1 Фрлтв хр л О,1) пнаи Кнррел гор Л. Мльиненк ь(актр 1; Гмина Гирак 72иуларгн ннн л л;и н:Г, яи лиа+ 41(ГЗМ111 1 1 П 11 нлвиннета Миннтрв (:(:(:Р ткригнй лматта (:нг р т н и й и:Ю, Рамн лан...

Номер патента: 585543

Опубликовано: 25.12.1977

Авторы: Безродный, Демин, Мартыненко, Страхов

МПК: G11C 7/00, G11C 8/12

Метки: блок, запоминающего, оперативного, устройства

...залержки 3, шины строба " считывания 4 и записи 5 триггер 6 полуцвкла,элементы И 7, ИЛИ 8, н НЕ 9, Нулевой вход трнггера 6 полуцнкла соединен с нулевым выхо. дом триггера запроса 1, еднннчный вход с входом элементов ИЛИ 8, выходом элемента задержки 3 н анной о строба заннсн, в выход аедвночен к входам элементов И 7 н ИЛИ 8.Выход элемента ИЛИ 8 через элемент НЕ 9 соединен с нулевым входом триггера запроса 1, еднннчный выход которого подключен к входу элемента И 7, е выход последнего сбедннен с входом элемента задержки 3 н шнной 4 строба ечнтывания.".В нсходном соетояннн тратерйн 6 находятся в нулевом состояния. Импульс запроса, поетупающнй по щнне запроса 2 на еднннчный вход триггера,заяроса 4,.устанаалнвает его в еднннчное...

Номер патента: 618795

Опубликовано: 05.08.1978

Автор: Кац

МПК: G11C 7/00, G11C 8/12

Метки: блоков, выборки, информации, памяти

...иэ концов первичной и вторичной обмоток которого подключены соответственно к одним из выводов резисторов и диодов дополнительной группы, другие выводы которых соединены с соответствующими токовыми ключами, диодами основной группы и груп.пой резисторов. Другие концы обмоток трансформатора соединены с шиной нулевого потенциала.На чертеже представлена функциональная схема устройства.Устройство содержит группу резисторов 1 соединенную с токовыми ключами 2 и основной группой диодов 3, которые соединены с инФормационными шинами. в 4 дополнительной груп выходами соответствуКатоды диодов 4 соедиой 5 обмоткой трансфоричная 7 обмотка которо- группой резисторов 1. цы первичной 5 и вторичтрансФорматора 6 средиулевого потенциала.618795 Составитель...

Номер патента: 641495

Опубликовано: 05.01.1979

Авторы: Кочин, Слудников, Смурный

МПК: G11C 8/12

Метки: блоков, выборки, информации, памяти

...тому, что разброс и уход напряжений от температуры окружающей среды иа входах транзисторов, а так же на участках база-эмиттер будут влиять на амплитуду тока выборки, что снижает надежность работы устройства.Целью изобретения является повышение надежности устройства. Поставленная цель достигается тем, чтоустройство содержит дополнительный источиик литания и два транзисторных ключа, коллектор одного из которых подключен к положительному полюсу источника питания, база - к источнику опорного напряжения, эмиттер соединен с эмиттерами транзисторов второй группы транзисторов и через резистор - с коллектором второго транзисторного ключа; база которого подключена к соответствующей шине управления, а эмиттер - к отрицательному полюсу...

Номер патента: 980159

Опубликовано: 07.12.1982

Авторы: Сильченко, Стогний

МПК: G11C 8/12

Метки: выбора, зон, памяти, свободных

...выхода блока 5 поступает на вход первого блока 4 и опрашивает состояние первого выхода первого регистра 32 накопителя 3. При наличии ф 1 на этом выходе, что соответствует свободному адресу, сигнал с выхода элемента И 11 по сигналу ффПускф устанавливает через элемент И 13 в 1 триггера 16 и одновременно запрещает через элемент НЕ 15 прохождение пускового импульса через элемент И 12 на вход второго блока 4По тактовому импульсу Т 2 сигнал с выхода триггера 16 через элемент И 14 поступает на вход шифратора 6 и на вход элемента ИЛИ 7. На выходе 10 шифратора 6 получают адрес свободной зоны памяти, который поступает в процессор. Одновременно устанавливается в 1 триггер 17, нулевой потенциал с инверсного выхода которого блокирует вход элемента И...

Номер патента: 1014027

Опубликовано: 23.04.1983

Авторы: Беленький, Бухштаб, Кугаро, Хохлов

МПК: G11C 7/00, G11C 8/12

Метки: адресный, формирователь

...транзистора и затвором первого ключевого транзистора, исток которого соединен с третьей шиной питания, а сток соединен с затвором второго разрядного транзистора, второй ключевой транзистор, затвор которого является входом Формирователя, а исток второго ключевого транзистора соединен с третьей шиной питания, дополнительно истоки первого и второго разрядных транзисторов объединены и являются третьим входом тактового сигнала, затворы первого и второго нагрузочных транзисторов подключены к первой шине питания, стоки первого и второго нагрузочных транзисторов подключены к второй шине питания, сток второго3 10140ключевого транзистора соединен с ис:током разделительного транзистора,На чертеже представлена схема адресного...

Номер патента: 1073796

Опубликовано: 15.02.1984

Автор: Кугаро

МПК: G11C 7/00, G11C 8/12

Метки: выборки, информации, матричного, накопителя

...предэаряда соединенс второй разрядной шиной, дополни"тельно затворы первого и второготранзисторов предзаряда подключенык первой управляющей шине,их стокиподключены к шине питания, а затворы ключевых транзисторов первойи второй групп соединены с второйуправляющей шиной.На чертеже представлена принципиальная схема предлагаемого устройства,Устройство для выборки информациииз матричного накопителя содержитключевые транзисторы 1-6, затворыкоторых объединены и подключены квторой управляющей шине 7, к первойуправляющей шине 8 подключены затворы первого 9 и второго 10 транзисторов предэаряда, их стоки объединены и подключены к шине питания 11,ключевые транзисторы 1, 3 и 5 составляют первую группу, их истокиобъединены и подключены к первой...

Номер патента: 1119076

Опубликовано: 15.10.1984

Авторы: Белугин, Потяева

МПК: G11C 8/12

Метки: адресации, буферной, памяти

...группы блока элементов И, счетный вход третьего счетчика подключен к выходу второго счетчика, счетный вход которого подключен к выходу первого счетчика, другой вход элемента ИЛИ является четвертым входом устройства, а выход элемента ИЛИ подключен к установочному входу первого счетчика.На фиг. 1 представлена структурная схема устройства адресации для буферной памяти; на фиг, 2 - структурная схема преобразователя кодов.Устройство адресации для БЗУ содержит счетчики 1, 2 и 3, элемент ИЛИ 4, преобразователь 5 кодов и блок 6 элементов И, входы 7 и 8,выход 9, входы 10 и 11, входы 12 и 13 преобразователя 5, выходы 14 преобразователя 5, группы 15 и 16 элементов И блока 6.Преобразователь 5 кодов содержит блок 17 умножения и сумматор...

Номер патента: 1317478

Опубликовано: 15.06.1987

Авторы: Ахмеджанов, Бочков, Лазаренко, Лушников, Хван

МПК: G11C 8/12

Метки: адреса, блоке, выбора, памяти, резервированном

...следующим образом.В исходном состоянии программируемые элементы 1 и 2 памяти не запрограммированы, на выходе программируемых элементов 1 - логическая единица, элементы НЕИЛИ 5 и 6 заблокированы, на их выходе - логический нуль, При обращении к блоку памяти состояние на выходе программируемых элементов 2 памяти соответствует состоянию на их адресном входе Л,. Поскольку элементы НЕ-ИЛИ 5 и 6 заблокированы, осуществляется выборка основной ячейки 8 в соответствии с адресом на входе устройства, Логическая единица поступает на выход дешифратора 4, соответствующий комбинации входных адресных сигналов, а на все остальные выходы дешифратора 4 поступак)т логические нули. При контроле блока памяти 2возможно обнаружение неисправных ячеек памяти....

Номер патента: 1336098

Опубликовано: 07.09.1987

Авторы: Авсеев, Балабин

МПК: G11C 7/00, G11C 8/12

Метки: адресный, блок, выборкой, запоминающего, линейной, устройства

...также дешифратор 7, который разрешает выборку одного из ключей блоков 8 и 9.Затем на входы дешифратора 2 и ключи блока 8 подается строб тока первого направления, по которому возбуждается один из выходов дешифратора 2 и выбирает соответствующий транзистор 5, который выбирает соответствующий столбец транзисторов 4, а также этот строб открывает выбранный ключ блока 8. Таким образом, выбирается по базе и эмиттеру один транзистор 4, находящийся на пересечении выбранного столбца и выбранной строки, а группа концов адресных обмоток 3 в этом столбце через открытый ключ блока 8 подключается к шине 11. По цепи: шина 1 О, резистор 6, выбранный транзистор 5, выбранный транзистор 4, адресная обмотка 3, выбранный ключ блока 8, шина 11,...

Номер патента: 1354247

Опубликовано: 23.11.1987

Автор: Ермолин

МПК: G11C 7/00, G11C 8/12

Метки: выборки, токов, формирования

...дешифратор с общей обмоткой - состоитиз и трансформаторов 1 (и - число выходов дешифратора), каждый из которых З 0содержит входную 2 и выходную 3 обмотки. Все трансформаторы 1 объединены общей обмоткой А, замкнутой на резистор 5 с переменным сопротивлением,Устройство работает следующим образом.Входные токи подаются во входныеобмотки 2 всех трансформаторов 1,кроме выбранного. Эти токи вызываютпоявление импульсов напряжения в об 40мотках 3 и 4 трацсформаторов 1,Павскольку входная обмотка выбранноготрансформатора 1 разомкнута, к вьгходной обмотке 3 этого трансформатора, 1,приложено напряжение, равное сумменапряжений на обмотках невыбранных трансформаторов 1. При подключениинагрузки к выходной обмотке 3 выбранного трансформатора 1 в ней...

Номер патента: 1367040

Опубликовано: 15.01.1988

Авторы: Григорьев, Попель, Черняк

МПК: G11C 7/00, G11C 8/12

Метки: записью-считыванием, запоминающего, информации, полупроводникового, устройства

...диод 39 поступает напряжение высокого уровня. Ток источника 45 тока протекает через транзистор 44, создает равное падение напряжения на резисторах 46 и 47. Через транзисторы 49 и 52 на первый 4 и второй 5 выходы устройства поступают сигналы равного на пряжения (сигналы считывания),При поступлении на первый 1 и второй 2 входы устройства входного напряжения высокого уровня (что соответствует режиму хранения) потенциал на базе транзистора 12 выше потенциала на базе транзистора 13 на величину, равную падению напряжения на прямо- смещенном диоде 30, и выше потенциала на базе транзистора 59 на величину, равную разности падения напряжения на прямосмещенном диоде 30 и половине падения напряжения на прямосмещеннном переходе база - эмиттер...

Номер патента: 1388944

Опубликовано: 15.04.1988

Авторы: Богданов, Лупиков

МПК: G06F 12/02, G11C 7/00, G11C 8/12 ...

Метки: адресных, буферной, памяти, сигналов, формирователь

...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...

Номер патента: 1434495

Опубликовано: 30.10.1988

Автор: Гаврилов

МПК: G11C 7/00, G11C 8/12

Метки: адресов, буферной, памяти, формирования

...- при передаче сообщения.В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается значение счетчика 5. Импульс записи проходит через элемент И 4 на вход записи блокапамяти.В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1 памяти в том же канальном интервале предыдущего цикла. В резуль - тате для всех каналов на выходе АЛД 2 формируется и загружается в регистр 3 код нуля - начальные текущие адреса для каждого канала как приемного, так и передающего, так как в данном случае В .= С - 1.При приходе слова сообщения, о чем свидетельствует логический "0 в цикле приема на входе 14 устроц тна, занам интервале. Появление слова сообщения в нулевом канале ("О" на входе 14 ) вызывает запрет записи в блок...

Номер патента: 1462416

Опубликовано: 28.02.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G06F 12/00, G11C 7/00, G11C 8/12 ...

Метки: памяти, распределения

...сигнала спервого разряда дешифратора 29(фиг, 32) элемент И 23 формируетна первом выходе блока 3 управлениясигнал инкремента счетчика 1. Затем по совпадению идентификатора,поступающего на элемент 25, и через элемент 21 на элемент 24 этиэлементы на одном из выходов 6 и навтором выходе блока 3 управленияформируют сигналы Соответственно14624БП 2 и БП 2 14 (фиг, Зм) В ОЗУ по адресу процессора заносится исходная (например, нулевая) информация, в БП 1 2 - состояние счетчика 1 по адресу процессора (фиг. 3,п)l в БП 2 14 - адрес процессора по адресу, задаваемому состоянием счетчика 1. Затем выдается следующий идентификатор, сопровождаемый ад ресом следующей ячейки ОЗУ, и процесс очистки продолжается до записи исходной информации в ячейку ОЗУ с...

Номер патента: 1550579

Опубликовано: 15.03.1990

Автор: Ермолин

МПК: G11C 7/00, G11C 8/12

Метки: выборки, дешифраторах, токов, трансформаторных, формирования

...изобретения является уменьшение потребляемой мощности де шифратора и увеличение быстродействия способа. Для этого прикладывают импульсы напряжений по входнь".-. обмоткам всех трянсформаторов 9 кроме выбранного, и в этот момент уменьша ют индуктивность выбранного трансформатора путем шунтирования одной из его обмоток. 1 ил. ТрансФОрматорный дешийратор 9предназначенный для реализации способ , содержит трансоорьаторы 11-1 д 9 каждьм из которых имеет входну 0 обмотку 2-29 между концами которойвключен ключ 3 Зд 9 и выходную обмотку 4-4 п 9 один конец которой подключен к шйне 5, я другои через резистор б-б- к шине 7.Трянссюрматорный дешфратор работяат следующим образом,Прикладывают импульсы напряжения к входным обмоТкам 29 2,-2 в и зЯьппяют...

Номер патента: 1596388

Опубликовано: 30.09.1990

Авторы: Королев, Фастов

МПК: G11C 8/00, G11C 8/12

Метки: адресный, формирователь

...Если пережигать сразу несколько перемычек, то может перегореть шина питания микросхем, Пережигание перемычек 10 каждой ячейки 9 производится последовательно. Для определенности рассмотрим работу устройства при пережигании перемычек 10, соответствующей разряду А. В этом случае на адресный вход А подается логический сигнал. соответствующий значению 1-го разряда, записываемого в ячейку 9 адреса, Причем уровень лог, "1" этого сигнала является повышенным по сравнению с уровнями "1", используемыми в рабочем режиме, На все остальные входы, кроме 1-го, подаются сигналы, инверсные сигналу на входе Аь Уровень лог, "1" на этих входах является обычным, используемым в рабочем режиме, который воспринимается элементом ИЛИ 3 как уровень лог. "0"...

Номер патента: 1607013

Опубликовано: 15.11.1990

Автор: Тенк

МПК: G11C 7/00, G11C 8/12

Метки: адресный, формирователь

...или значительнониже напряжения питания. При этомнизкое пороговое напряжение можетиметь транзистор 3, либо транзистор4, либо транзисторы Зи 4 одновремен-но, что соответствует состояниям элемента 1 памяти "Лог.1", "Лог.О" либобезразличному состоянию. В последнемслучае сигнал на выходе 6, разрешающий обращение к ПЗУ, будет вырабатываться при любом коде адреса на,входе5 данного элемента 1 памяти.Если пороговое напряжение транзистора 3 ниже напряжения питания, то его сток и подключенный к стоку вход блока 2 находятся в состоянии "Лог,О", а сток транзистора 8 - в состоянии с ИЛог.1 , если пороговое напряжение соответствующего транзистора 4 превышает напряжение питания. Если пороговые напряжения и транзистора 3, и транзистора 4 данного элемента...