G11C — Запоминающие устройства статического типа

Номер патента: 1280449

Опубликовано: 30.12.1986

Авторы: Борухов, Вагнер

МПК: G11C 16/06, G11C 16/10, G11C 7/00 ...

Метки: записи, информации, памяти, полупроводниковые, программатор, элементы

..."Пуск" соответствует началу прожигания перемычки выбранногополупроводникового элемента памяти,т.е. этот сигнал определяет моментначала программирования. 35 Под действием этого сигнала фор.мирователь 30 формирует на выходе 33 импульс, длительность которого ,равна ов и определена для конкретного типа матриц ПЗУ, причем эта длительность должна немного превышать максимально необходимое время прожигания бездефектных элементов памяти о, т.е.ь,40 45 Одновременно с этим по сигналу "Пуск" блок 6 формирует сигнал, обеспечивающий режим программирования элемента памяти и поступающий на разъем 4. Сигнал "Пуск" по шине 13 через открытый элемент И 44 поступает на формирователи импульсов 41 и 46. Формирователь 41 вырабатывает сигнал считывания...

Номер патента: 1280450

Опубликовано: 30.12.1986

Авторы: Ботвиник, Попель, Сахаров, Черняк

МПК: G11C 7/00

Метки: считывания, усилитель

...уровня, превышающего уровень на информационныхвходах 23 и 24, транзистор 11 открывается, а транзисторы 9 и 10 закры. ваются и на выход 14 поступает высокий уровень, а на выход 15 - низкий независимо от состояния информа ционных входов 23 и 24. При поступлении на вход 19 запре та считывания низкого уровня транзистор 11 закрывается, и состояние выходов определяется транзисторами 9 и 1 О в зависимости от состояния информационных входов. При поступлении на 55 информационный вход 23 высокого уровня, а на информационный вход 24 низкого уровня открывается транзистор 9 и закрывается транзистор 10, на вы-,ход 14 поступает низкий уровень, ана выход 15 - высокий. При поступлении противоположной информациименяется состояние транзисторов 9и 10 и...

Номер патента: 1280451

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 11/4063, G11C 7/00

Метки: адресный, кмдп-транзисторах, формирователь

...для запоминанияадресных сигналов и формирования сигналов, поступающих на дешифраторызапоминающего устройства.Цель изобретения - повышение надежности и быстродействия адресногоформирователя,10После подачи тактового сигналаобеспечивается блокировка информационного входа от внутренних элементов формирователя с помощью выходныхсигналов формирователя.На чертеже дана схема предлагаемого адресного формирователя.Устройство содержит информационный 1 и тактовый 2 входы первый 3и второй 4 выходы, шину питания 5 иобщую шину 6, первый транзистор 7обратной связи и-типа и второй транзистор 8 обратной связи р-типа, пер-Вый 9 и второи 10 инверторы 1 выполненные по типовой схеме на транзисторах 11-14, первый 15 и второй 16двухвходовые элементы...

Номер патента: 1280452

Опубликовано: 30.12.1986

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/00

Метки: блоков, информации, памяти, считывания

...с помощью временной диаграммы. В начальный момейт времени 1 начинается изменение напряжений на входных разрядных шинах 1-2, соответствующие считываемой информации. Пусть для определенности напряжение на шине 2 остается равным нулю, а на шине 1 увеличивается по линейному закону (это имеет место в типовых БИС ОЗУ статического типа),=7, И- ,) (1) где 7 - скорость изменения напряжения на входной разрядной шине;- время. В момент времени й, ,когда разность напряжений на входных разрядных шинах 1 и 2 станет достаточной 7 , чтобы компенсировать разброс параметров симметричных транзисторов 12-13, 14-15, 16-17, 18-19 и 20-21 и разброс емкостей в узлах 24-25, на адресный вход 7 подается напряжение 0, разрешающее передачу информации с первой пары...

Номер патента: 1280453

Опубликовано: 30.12.1986

Авторы: Мыскин, Страхов, Торгашев, Чугунов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее, многоканальное

...9, 10 и 11 В регистровую оперативную память загружаются номер страницы, адрес первого слова в странице и число слов в странице, которые поступают через регистр 2 входной информации, через регистры 5-7, сумматоры 12 и 13 в соответствии с управляющими сигналами канала на выходах 20, 21 и 22 регистра 14, а также в соответствии с кодом адреса, поступающим иэ канала чет.е. должно выполня;ься соотношение 2 ъ Я,где И - число каналов,К - число разрядов адреса блоков 9, 10 и 11.Устройство работает следующим образом,Рассмотрим работу одного канала,так как остальные работают аналогично.С приходом сигнала обращения от канала дешифратора 16 приоритетов выбирается направление соответствующего канала в регистрах 2, 14 и 15. На входы регистра 14...

Номер патента: 1280454

Опубликовано: 30.12.1986

Авторы: Багрецов, Виноградов, Кирилюк, Козлов, Тарасов, Филимонов

МПК: G11C 11/00

Метки: запоминающее

...В обоих случаях сдвиг продолжается до тех пор, пока в старших разрядах регистра 20 не окажется число с нулевым адресом (таким числом является 11101), 35 Так как такое же число хранится в регистре 23, то на выходе блока 21 сравнения появляется единичный сиг-.нал, а на выходе инвертора 17 - соответственно код нуля.40Совпадение старших разрядов информации, поступающих с первого выхода регистра 20, свидетельствует о том, что сжатая двоичная информация возвращена в начальное состояние. Кроме 45 того, можно утверждать, что и старших разрядов регистра 20 переписаны правильно, Проверка остальных разрядов (младших) регистра 20 на совпа.дение осуществляется с помощью ре гистра 24 и блока 22 сравнения. Единичный сигнал с выхода блока 21 сравнения...

Номер патента: 1280455

Опубликовано: 30.12.1986

Авторы: Жучков, Изюмов, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...сравнения 3 поступает разрешающий потенциал, на второй вход элемента 5 И поступает управляющий сигнал с блока 6. На выходе элемента 5 И по. является сигнал, который подается на вторые входы регистра 2 и третий вход дешифратора 4, За счет этого н регистр текущего адреса 2 записывается новый код адреса и происходит дешифрация старших разрядов кода адреса в дешифраторе 4, после чего запускается группа одновибраторов 16 и группа ключей импульсного питания 18, На одни входы накопителя 17 поступает ,код выбранной ячейки с дешифратора 4, а на другие входы накопителя 17 подаются импульсы напряжения питания с группы ключей импульсного питания 18.Происходит обращение ко всем ячейкам накопителя 17 и считывание иэ них информации, Чтобы не...

Номер патента: 1280456

Опубликовано: 30.12.1986

Автор: Ланцов

МПК: G11C 19/00

Метки: буферное, запоминающее

...него данных и программу их обработки, В соответствии с программой вывода на выходах 32, и 32 формируется выходной кадр информации.Работа устройства в режиме записи.Приемом входного кадра информации управляет блок 21. Состояние блока 21 определяется сигналом Т на входе 27, характеризующим незанятость входа 25, первым разрядом М маркера, поступающим по входу 25 на вход элемента И-НЕ 85 (фиг.3), меткой Х последнего звена маршрута, поступающей на вход элемента И-НЕ 81,признаком, поступающим на вход дешифратора 87 со входа 25,и совпадением адреса, поступающего на вход блока 77, с адресом на входе 28. При совпадении этих адресов и при появлении общего признака установки связи Т М,Х=1 на выходе элемента И-НЕ 81 вырабатывается состояние "0",...

Номер патента: 1280457

Опубликовано: 30.12.1986

Авторы: Веселовский, Гриц

МПК: G11C 19/00

Метки: буферное, запоминающее

...3 слово поступает на входы24 в сопровождении сигнала "ЗаявкаЗАГР" на входе 28 и адреса ячейкипамяти 2 и 3 "Адрес ЗАГР" на входах23. Сигнал "Заявка ЗАГР" проходит через элемент И-ИЛИ 41 и устанавливаеттриггер 44 в состояние, разрешающееформирование сигнала выбора блоков2 и 3 памяти (РВ 2 на один из выходов(35) блока 18 управления режимом). 35Одновременно на выходе 37 блока 18,к которому подключен выход триггера40, появляется сигнал "Зап/Чт 2", разрешающий запись в ячейки памяти блоков 2 и 3. В режиме загрузки загружаются также регистр 8 смещения постолбцам и регистр 9 смещения построкам. Загрузка регистров 8 и 9осуществляется путем подачи на информационные входы этих регистров кодов 45смещения по столбцам и строкам повходам 22 и сигнала...

Номер патента: 1280458

Опубликовано: 30.12.1986

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...выдаче передатчиком информационного слова сигнал сопровождения по входу 6 через элемент 21 И-НЕ сбрасывает в нулевое состояние триггер 17 и устанавлив 3 12804 ет в единичное состояние триггер 18.Задержанный на элементе 24 задержки повторный сигнал сопровождения спрашивает элемент 20 И. В случае правильного информационного слова триггер 17 не устанавливается в единичное состояние, а само слово записывается в блок 1 памяти аналогично описанному, Если и повторное информационное слово имеет неправильную 10 четность, вновь устанавливается триггер 17 в единичное состояние и на выходе 13 управления появляется запрос повторной записи, Сигнал сопровождения очередного повторения ин формационного слова через элемент 21 И-НЕ устанавливает в...

Номер патента: 1280459

Опубликовано: 30.12.1986

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти

...и вводавывода. Устройство принимает с шины59 сигналы подтверждения данных изапрета ОЗУ.Направлением передачи данных через группу формирователей 30 управляет элемент 41, который в зависимости от состояния выхода элемента51 инвертирует или неинвертируетсостояние соответствующего разрядакода команды, Состояние "1" триггера 28 вызывает изменение операцииобращения при обращении к фоновым40 45 50 55 ячейкам тестируемого ОЗУ. С выхода элемента 41 снимается дополнительный код операции обращения к тестируемому ОЗУ. Дешифратор 12 формирует одну из четырех команд управления ЗАПИСЬ В ПАМЯТЬ, ЧТЕНИЕ ПАМЯТИ, ЗАПИСЬ В ПОРТ ВЫВОДА, ЗАПИСЬ В ПОРТ ВВОДА.Имеется возможность выполнения операции чтения тестируемого ОЗУ с контролем или без контроля...

Номер патента: 1280460

Опубликовано: 30.12.1986

Автор: Ясенцев

МПК: G11C 29/00

Метки: запоминающих, матриц, сердечников, ферритовых

...считанного сигнала и сравнения ее с пороговыми значениями вблоке контроля 2. Циклы измерения исравненияповторяются по несколькораз, и по их результатам в блокеконтроля 2 принимается окончательноерешение о годности или негодностисердечника. В последнем случае результат контроля выводится на печатьрегистрирующим устройством 38.При потере обмотки считывания впроцессе последовательного перебораадресов происходит следующее.Блок контроля 2 вырабатывает сигнал брака с компонентами по проверяемым параметрам "брак 1, брак 1 р,годн, Ор", В результате этого блокуправления поиском обмоток считывания 6 переключает сигнал прибавленияединицы к текущему адресу от блокавыборки 1 к блоку реверсов 7 на входкоммутатора 8. При этом перебор адресов...

Номер патента: 1282215

Опубликовано: 07.01.1987

Авторы: Дабрилене, Думчюс, Зигмантавичюс, Федаравичюс

МПК: G11C 5/08

Метки: запоминающих, матриц, прошивки, сердечниках, ферритовых

...роторообрязный нал 2, катушкас проводом 3, шаговые электрадвигя"тели 5 и 6 с протялкиняющими роликами 8 и 9 и прапуще 1111 ми между ни"ми прогциняющим проводам 3 начиняютсовершать вращательное дгзижегие.Вращаясь с большой скоростью, прошивающий провод 3 под действиемгироскопического эффекта станонитс 5намного жестче по сравнению с непог.вижным его состоянием. После того,как электродвигатель 1 набирает заданные обороты, шаговые электродвигатели 5 и б по сигналу блока 7управления приводятся но вращение.:Соединенные с ними проталкивающиеролики 8 и 9 с выступами 10, вращаясь синхронна, начинают притягиватьпрошивающий провод 3 из катушки 4и проталкивать в ряд Ферританыхсердечников Формирователя матрицы12. Шаговые электродвигатели 5 и б...

Номер патента: 1282217

Опубликовано: 07.01.1987

Автор: Ермолин

МПК: G11C 7/00

Метки: выборки, дешифраторах, обмоткой, общей, токов, трансформаторных, формирования

...ца обмотке 2 цевыбраци;хтрансформаторов 1; 5 - цдггряжецие :5 оперативных запоминающих устройс в,Цель изобретения - увеличениебыстродействия.На фиг. 1 приведен пример пос" роения устройства по предлагаемому способу на фиг. 2 - временная дидг 1 дгя -ма, поясняющая Рго работу,Способ формировация токов выбсрсив трдцсформаторцьгх деЛгфраторах с.общей обмоткой заключается в тол.,что к входным обмоткам всех трацс фор 15маторов де 1 пифратора, кроме вьгбра нов1 Оприклапь 1 вают илпулес 1 цдп 1 р 51 жс цийодной полярности, затем к вхс 5 дньгл с 5 бМОтКаМ ВСЕХ тРаЦС ЭОРМДТОРОВ гггЕШ 514 РД -ТОРа ПРИКЛДДЫВаЮТ И.ПУЛЬСЫ НагР 5 П Ений, полярность которых противоив1ложна первоначальцо к 5 даццым иып 5 гьобмотке 2 выбранного трансформатора, 1 э...

Номер патента: 1282218

Опубликовано: 07.01.1987

Авторы: Кочетков, Милославов, Попов, Прокофьев

МПК: G11C 7/02

Метки: зарядовой, информации, прибора, связью, считывания

...выхода ПЗС в момент времени(фиг. 2) замыкаются ключи 5 и 6, Прн этом на конденсаторе 3 осуществляет 1 ся запоминание напряжения пьедестала , на фоне которого должен поступить считываемый сигнал от ПЗС, а на конденсаторе 4 запоминается напряжение смещения нуля у повторителя 2 напряжения.В момент времени г, ключи 5 и 6 размыкаются. После поступления в момент времени Г. на вход устройства информационного сигнала Пс, связан ного со считыванием зарядового пакета с выхода ПЗС, величина напряжения на выходе усилителя считыва ния Б , становится равной КУ , где К - коэффициент усиления усилителя1. В интервале времени Г.4- замыкается ключ 6, что приводит к запоминанию на конденсаторе 4 напряжения 01 = К 10, присутствующего на выходе повторителя 2...

Номер патента: 1282219

Опубликовано: 07.01.1987

Автор: Добулевич

МПК: G11C 11/40

Метки: запоминающее, программируемое

...ла разрешения записи) . При этом информация, поданная на входы устройства, записывается в запоминающиечасти ЗЧ; первых ячеек 3 Х 2;, каж 1дой строки. Одновременно происходитсдвиг информации вправо на 1 разрядвдоль каждой строки ячеек матрицы Ив каждой горизонтальной сдвиговойструктуре. После шести тактов записи настроечная информация в матрице И полностью обновляется.Принимаем следующее кодированиережимов работы логической части матрицы И. "00 - режим выдачи логического нуля на выход ЛЧ (на шину 2 17)"01" режим логической связи шиныХ; и 2, "10" - режим логической связи шины Х; и 2, "11" - режим выдачи логической единицы на выход логической части (на шину 2 11) ЛЧ ячей 1,1ки Х 2,Если нижнюю строку ячеек матрицы И Х 2 г (3 = 1, 2, 3)...

Номер патента: 1282220

Опубликовано: 07.01.1987

Авторы: Блохин, Жидков, Илюшин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...равенстве емкостейконденсаторов 4 и 3 равен единице.Однако сигнал на выходе усилителя 1,ЗОс точностью до знака повторяя входной сигнал, остается сдвинутым относительно него на величину, равнуюзначению сигнала в момент размыкания ключа 5, Это происходит за счеттого, что в момент замыкания ключа5 коэффициент усиления усилителяравен нулю, т,е. выходное напряжениев этот момент равен нулю. Следовательно, при переходе к режиму хранения на выходе усилителя 1 появляется сигнал, в точности повторяющийвходной сигнал, но без постояннойсоставляющей. Входной сигнал и вы,сходной сигнал с выхода усилителя 1подается на соответствующие входы сумматора 2. Выходной сигнал сумматора 2 является выходным сигналом всего устройства.Использование сумматора 2 и...

Номер патента: 1282221

Опубликовано: 07.01.1987

Авторы: Новик, Старчихин, Шацкий

МПК: G11C 29/00

Метки: блоков, динамических, памяти

...функций: запись в регистр 25 содержимого формирователя 26, сравнение в блоке 24 40 содержимого регистра 25, полученного контрольного кода и содержимого блока 22, который служит для задания эталонного контрольного кода, обнуление формирователя 26, стробирова-, 45 ние записи результата сравнения из блока 24 в регистр 13. Полученный контрольный код индицируется блоком 23 и одновременно этим же блоком индицируется несовпа,дение сформированного из считанной информации контрольного кода с эталонным по сигналу с выхода блока 24.Сущность измерения предельного времени регенерации состоит в том, что в определенный момент времени, когда запоминающий массив блока 28 заполнен вполне определенной информацией, обращение к блоку 28 прерывается на...

Номер патента: 1283849

Опубликовано: 15.01.1987

Автор: Савельев

МПК: G11C 7/00, G11C 7/24

Метки: блок, запоминающего, информации, считывания, устройства

...50задержкой его на блоке, задержки, Таким образом, если сигнал чтения в момент стробирования превышает некоторый наперед заданный уровень дискриминации, на один из входов элементовИ 14 поступит разрешающий сигнал. Однако на вход элемента ИЛИ 15 и далеена выход блока 16 сигнал "чтения "1"поступит при условии срабатывания хотя бы одного элемента И из элементов И 14. При этом на другие входы элементов И 14 поступают сигналы в определенном сочетании с выходов усилителей 9. Причем образование сигнала на выходе соответствующего дополнительного усилителя 9 воспроизведения произойдет при условии превышениянекоторого уровня дискриминации в немв наперед заданное время стробирования, определяемое блоком 7 задержки. Уровень дискриминации...

Номер патента: 1283850

Опубликовано: 15.01.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00, G11C 7/00

Метки: буферное, запоминающее

...установки триггеры 22 и 23 и счетчик 26 устанавливается через элемент ИЛИ 21 в нулевое состояние. Первый же запрос на запись по входу 7 управления устройства через открытый элемент И 25 установит триггер 22 в единичное состояние, тем самым разрешается прохождение через элемент И 24 на счетчик 26 импульссв с генератора 28, Иа дешнфраторе 27 выделяется состояние счетчика 26, определяющее допустимую задержку информации в блоке 1 памяти. Выходной сигнал дешифратора 27 устанавливает в единич12838 20 25 30 35 3ное состояние триггер 23, сигнал с прямого выхода которого поступит на дополнительный вход элемента ИЛИ 11 и на первом выходе 15 управления устройства сформируется запрос за чтением информации. Если же до момента появления сигнала...

Номер патента: 1283851

Опубликовано: 15.01.1987

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 7/06

Метки: блоков, информации, памяти, считывания, усилитель

...усилительных и установочных транзисторов 9-10 и 13-14,затворы входных и установочных транзисторов 11-14 соединены с адреснымвходом 5 устройства,Усилитель работает следующим образом.В статическом режиме на адресномвходе 5 поддерживается напряжениелогического нуля (логический 0). Приэтом открыты установочные транзисторы 13-14, а остальные транзисторы 7 -12 закрыты, благодаря чему во внутренних узлах 15 и 16 установлены напряжения логического О. Сквозное про 51 2текание тока через устройство, а,следовательно, и потребление мощности, отсутствует,Режим считывания информации поясняется с помощью временной диаграммы на фиг. 2. В начальный моментвремени С, начинается изменение напряжения на разрядных входах 1 и 2в соответствии со считываемой...

Номер патента: 1283852

Опубликовано: 15.01.1987

Авторы: Аврукин, Заблоцкий, Кондратьев, Фирсов

МПК: G11C 7/10

Метки: буферной, памятью

...работу устройства для,ш = 4.Пронумеруем элементы от 1 до 4и введем понятие активности -го элемента - А; ( = 1,4) . Наиболее активному элементу, (который использовался последним), присвоим активность,равную "1" (А; = 1), элементу, который использовался перед ним - "2"(А; = 4).В таблице приведены все возможныехронологии и соответствующие им кодыдля ш = 4.1283852 Продолжение таблицы Код хронологии Хронология Хронология Код хронологиир Е В 4;ф 4 А,зф А 2 Афф 2 4 1 Э О 11 О 4 Э 4 Э 2 1 1 1 1 О 1 2 4 3 1 О 1 1 1 ще мДля примера рассмотрим переход из состояния хронологии 24 13 в новоеФсостояние при различных номерах наиболее активного элемента с входов 6. Состояние хронологии должно быть получено (если исходное состояние 2413) под...

Номер патента: 1283853

Опубликовано: 15.01.1987

Авторы: Белов, Костин, Овечкин, Прохоров, Сегалла

МПК: G11C 11/22

Метки: информации, накопитель, сегнетоэлектрический

...Конструкция с боков залита демпфирующим компаундом 10. Пластина 1 выполнена из сегнетокерамики цирконататитаната свинца-лантана.Накопитель работает следующим об-разом.Подачей импульса напряжения записи на выбранные электроды 2 и 3 накопителя осуществляют поляризацию35сегнетоэлектрика на участке ортогонального перекрытия электродов. Заинформационную единицу принимают одно из двух возможных направлений поляризации, а за информационный ноль -противоположное направление поляризации. Для изменения направленияполяризации следует изменить полярность импульса напряжения записи.Считывание информации осуществляют известным способом (как и в,известном устройстве) - подачей импульсов напряжения полувыборки меньщего коэрцитивного напряжения на...

Номер патента: 1283854

Опубликовано: 15.01.1987

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, оперативное

...от внешнего источника, а стоки транзисторов триггера12 соединены через транзистор 11, от-Окрытый сигналом по входу 10, и разряжены до напряжения, близкого к пороговому.При обращении к устройству возбуждаются одна из адресных шин 2 и один 5из входов 9. Далее в режиме считывания одна из разрядных шин 3 в каждомстолбце матрицы разряжается черезсоответствующую ячейку 1 памяти, а разрядная шина 3 блока 6 ключей разряжается через один из ключей, соединенныи с возбужденной адресной шиной 2. Разряд шины 3 блока 6 (времяразряда регулируется параметрами ключей блока 6) происходит значительнобыстрее разряда шин 3 накопителя.По окончании разряда шина 3 блока 6формирователь 7 импульсов вырабатывает короткий управляющий сигнал, отпирающий...

Номер патента: 1283855

Опубликовано: 15.01.1987

Авторы: Добрынин, Езупов, Тарабанов

МПК: G11C 11/14, G11C 19/08

Метки: магнитный, реверсивный, регистр, сдвига

...цепьмогут образовывать и токовые шины 8и 10 управления,45Реверсивный магнитный регистрсдвига работает следующим образом,Под действием импульсных магнитных полей, создаваемых током, протекающим по шинам 7 - 10 управления и импульсного магнитного поля, создаваемого источником 11, ПМД 3 последовательно продвигаются по низкокоэрцитивному каналу 2. При этом токовые шины 8 и 10 управления служат для продвижения ПМД 3 по участкам 13 и 14 в направлении оси 15 во время действия создаваемых источником 5 211. импульсов магнитного поля, направленного в сторону нама.гничивания ПМД 3, и задают направление распространения дометов по низкскоэрцитивному каналу 2, а токовые шины 7 и 9 управления служат для удержания ПМД 3 на участках 4-6 во время...

Номер патента: 1283856

Опубликовано: 15.01.1987

Авторы: Дейнеко, Какурин, Кирьяков

МПК: G11C 19/00, H03M 7/00

Метки: реверсивный, регистр, сдвига

...на К-входах1 К-триггеров этих разрядов устанавливается нулевое значение,3 12838Как только содержимое регистра будет соответствовать сжатой кодовой комбинации, т,е. когда все единицы исходной информации будут расположены плотно справо или слево, на выходах преобразователя 1 (при уплотнении кода вправо) или преобразователя 2 (при уплотнении влево) сформируется сигнал, который через элементы ИЛИ 3, И 6 и ИЛИ 5 (при уплотнении вправо) Я или через элементы ИЛИ 4, И 7 и ИЛИ 5 (при. уплотнении влево) запретит прохождение импульсов сдвига на вход 23 синхронизации регистра.Нулевой сигнал с. выхода 19 эле мента ИЛИ 5 служит сигналом готовности регистра сдвига к приему и сжатию следующей информации.Отметим, что при уплотненном коде вправо...

Номер патента: 1283857

Опубликовано: 15.01.1987

Авторы: Галимова, Ковинько, Козлова, Сидоренко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в него введены дополнительный счетчик, второй триггер,блок сравнения и одновибратор, входкоторого соединен с выходом блокасравнения, выход одновибратора соединен со вторым входом первого триггера, с первым входом второго триггера,с третьим входом основного счетчикаи с первым входом дополнительногосчетчика, выходы счетчиков соединенысо входами блока сравнения, второйвход второго триггера соединен с первым входом первого триггера, выходвторого триггера соединен со вторымвходом дополнительного счетчика, третий вход которого соединен с выходомгенератора тактовых импульсов,Изобретение относится к областивычислительной техники, в частностик запоминающим устройствам, и можетбыть использовано в устройствах автоматики для хранения аналоговой...

Номер патента: 1283858

Опубликовано: 15.01.1987

Авторы: Альмяев, Грицай, Красько, Шуть, Ярмолик

МПК: G11C 29/00

Метки: блоков, памяти

...первые Е адресов.1+1-й сигнал с выхода 12 блока 1 управления записывает в счетчик 9 1+1-й адрес.На выходе делителя 17 блока 1 появляется сигнал логической единицы. На выходе 10 блока 1 Формируется логическая "1" По этому сигналу выход старшего разряда регистра 7 через мультиплексор 4 соединяется с входом последовательной записи этого регистра, а вход последовательной записи регистра 6 соединяется с выходом генератора 5 через мультиплексор 3, За предыдущие 1 тактов работы в регистр 7 был записан новый случайный код. Он записывается по +1-му адресу в блок 15 памяти. По 1+2-му адресу записывается сдвинутый циклический на один разряд код регистра 7, т,е, через каждые 1 тактов работы регист,ры б и 7 меняются местами: когда одцн...

Номер патента: 1283859

Опубликовано: 15.01.1987

Авторы: Бутаков, Флейш, Чусовитин

МПК: G11C 29/00

Метки: блоков, памяти

...каждыйраэ Ыосле переполнения вносится уставка У, а блок 2 управления формируетсигналы обращения к проверяемому бло: ку 1 памяти и триггеру 13, тем самымобеспечивается многократное считыва ние адресов и информации проверяемогоблока 1. памяти.Режим контроля записи в проверяемый блок 1 памяти случайных тестов 25начинается с обнуления счетчика 6 итриггера 13, В счетчик 12 заноситсяпо входу 28 уставка 7, определяющаяколичество проверяемых случайных тестов, а в регистр 8 заносится по входу 27 начальное число Р.30 35С целью расширения числа различных последовательностей, формируемых генератором 7, предусматривается возможность занесения по входам 27 в регистр 8 начального числа Р,(где 40 Р - целое число).При обнаружении схемой 3 сравнения...

Номер патента: 1283860

Опубликовано: 15.01.1987

Авторы: Гордынец, Урбанович

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...находится в одном итом же состоянии независимо от записываемой в него информации, Этот единичный сигнал спросит соответствующее слово в накопителе 34, в результате чего на входы 7 регистра 6 поступит для записи признак единичной ошибки отказавшего разряда, Одновременно, поскольку на выходах 27 блока 33 присутствует ненулевой признак единичной ошибки в инверсном считываемом слове (ошибка из-за слоя элемента памяти), на выходе 1 Д блока 28 появится нулевой сигнал, который, проходя через элемент НЕ 15, установит на выходе 22 элемента И 14 единичный сигнал (так как на выходе триггера 8 присутствует единичный сигнал). Этот сигнал разрешит запись признака единичной ошибки отказавшего разряда иэ накопителя 34 в регистр б, Кроме того, поскольку...