Усилитель считывания

(51) 4 С 11 С 7/06 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано при создании интегральныхполупроводниковых схем памяти. Цельизобретения - повьппение быстродействияусилителя считывания. Цель достигаетсятем,что в него введены транзисторы выборки,ключевые и опорный управляющие транзисторы, включенные по схемес общей базой, имеющей большее быстродействие, чем схема с общим эмиттером. 1 ил.131604Изобретение относится к областивычислительной техники и может бытьиспользовано при создании интегральных полупроводниковых схем памяти.Цель изобретения - повышение быстродействия усилителя считывания.На чертеже представлена принципиальная схема усилителя считывания,Усилитель считывания содержит информационные входы 1 и 2, информационный выход 3 усилителя считывания, делители 4 и 5 напряжения, каждый из которых состоит из двух резисторов,первые выводы делителей напряжения иэмиттеры первого управляющего 6 и усилительного 7 транзисторов подключены к общей шине 8, вторые выводы делителей 4 и 5 напряжения подключены к базам первого 9 и второго 10 нагрузочных транзисторов и эмиттерам второго 11 и третьего 12 управляющих транзисторов, средняя точка первого 4 делителя напряжения соединена с базой первого 6 управляющего транзистора, а средняя точка второго 5 де 25 лителя напряжения соединена с базой усилительного 7, коллектором первого 6 управляющего и эмиттером второго 11 нагрузочноготранзисторов, эмиттер первого 9нагрузочного транзистора соединен с коллектором 7 усилительного транзистора и является информационным выходом усилителя счи ывания, коллекторы второго 11 и третьего 12 управляющих транзисторов, первые выводы первого 13, второго 14 и третьего 15 резисторов и коллекторы первого 16 и второго 17 согласующих трачэисторов подключены к шине 18 питания, эмитте ры первого 16 и второго 17 согласующих транзисторов соединены с эмиттерами первого 19 и второго 20ключевых транзисторов, коллекторы которых соединены с коллекторами первого 9 и второго 10 нагрузочных транзисторов, базы первого 16 н второго 17 согласующих транзисторов соединены с вторыми выводами первого 13 и второго 14 резисторов и коллекторами первого 21 и второго 22 транзисторов выборки, эмиттеры которых являются информационными входами 1 и 2 устройства, базы транзисторов 21 и 22 выборки соединены с эмит-терами первого 23 и второго 24 опорных транзисторов, второй вывод третьего 15 резистора подключен к 5 2базе и коллектору первого опорноготранзистора, база н коллектор второго 24 опорного транзистора соединеныс базой первого 9 и второго 20 ключевых транзисторов и источником 25 тока, вывод которого подключен к общейшине 8.Предлагаемый усилитель считыванияработает следующим образом.При включении источника питаниямежду шиной 18 питания и общей шицой8 протекание тока по цепи входа 1 иотсутствие тока по входу 2 образуютразность напряжений на резисторах13 и 14 за счет того, что ток входапередается транзистором 21 и создает падение напряжения на резисторе13. Эмиттерные повторители на транзисторах 16 и 17 передают напряжениян эмиттеры транзисторов 19 и 20, Нарезисторе 5, транзисторах 23 и 24и источнике тока 25 выполнен источник опорных напряжений для баз транзисторов 19, 20 и 21, 22,За счет того, что базы транзисторов 19 и 20 подключены к одному источнику опорного напряжения, а на ихэмиттеры подаются разные напряжения,транзистор 20 открывается, а транзистор 10 закрывается, при этом открываются транзисторы 12 и 7 и сигналпопадает на выход 3 усилителя считывания. При понижении напряжения наколлекторе транзистора 7 до заданнойвеличины включается транзистор 9 изабирает часть тока базовой цепитранзистора 12, ограничивает тем самым ток базы транзистора 7 и степеньего насыщения, Величина напряженияна коллекторе транзистора 7 задаетсясоотношением резисторов делителя 5.При отсутствии тока по входу 1,протекании тока по цепи входа 2 соответственно открывается транзистор9 и транзисторы 11, 10 и 6. Приэтом транзистор 6 шунтирует базовуюцепь транзистора 7 и ускоряет еговыключение.Формула изобретенияУсилитель считывания, содержащийусилительный, управляющие, нагрузочные, переключающие транзисторы, делители напряжения, первые выводы каждого из которых и эмиттеры первого управляющего и у"илительного транзисторов подключены к общей шине, вторые выводы делителей напряжения подключены к базам первого и второго.Ворович орректор С.Шекмар Заказ 2369/ 54 Тираж 589 ВНИИПИ Государственного коми по делам изобретений и о 113035, Москва, Ж, Раушская еПодписн та ССытийб д оизводственно-полиграфическое предприятие, г.ужгород, ул.Проектна нагрузочных транзисторов и эмиттерамвторого и третьего управляющихтранзисторов соответственно, средняяточка первого делителя напряжениясоединена с базой первого управляющего транзистора, а средняя точкавторого делителя напряжения соединена с базой усилительного, коллектором первого управляющего и эмиттеромвторого нагрузочного транзисторов,эмиттер первого нагрузочного транзистора соединен с коллектором усилительного транзистора и являетсяинформационным выходом усилителясчитывания, коллекторы второго итретьего управляющего транзисторовподключены к шине питания, о т л ич а ю щ и й с я тем, что, с цельюповышения быстродействия усилителясчитывания, в него введены ограничительные резисторы, транзисторы выборки, опорные и согласующие транзисторы источник тока, причем первыевыводы первого второго, третьегоограничительных резисторов и коллекторы первого и второго согласующих,транзисторов подключены к шине питания, эмиттеры первого и второго согласующих транзисторов соединены сэмиттерами первого и второго ключевых транзисторов, коллекторы которыхсоединены с коллекторами первого ивторого нагрузочных транзисторов,базы первого и второго согласующихтранзисторов соединены с вторыми10 выводами первого и второго ограничительных резисторов и коллекторамипервого и второго транзисторов выборки, эмиттеры которых являются информационными входами устройства,15 базы транзисторов выборки соединеныс эмиттерами первого и второго опорных транзисторов, второй выводтретьего ограничительного резистораподключен к базе и коллектору перво 20 го опорного транзистора база и1коллектор второго опорного транзистора соединены с базами первого ивторого ключевых транзисторов и первым выводом источника тока, второй25 вывод которого подключен к общейшине,