G11C — Запоминающие устройства статического типа

Номер патента: 1748195

Опубликовано: 15.07.1992

Авторы: Иванов, Кошелев, Курбатов

МПК: G11C 11/00

Метки: взаимодействия, сигналов, считывания

...восьмому выходу многоступенчатого делителя 1 частоты, подключенного четвертой группой выходов к входам адресов считывания блока 5 запоминания информации, выходы которого соединены с информационными входами блока 3 буферной памяти, подсоединенного входами ад-.ресов считывания к другой группе выходов блока 6 запоминания управляющих сигна лов и подключенного выходами к информационным входам мультиплексора 4, Мультиплексор 4 соединен вторым управляющим входом с первым вь,".,одом формирователя 10 управля огцих сигналов, подключенного вторым выходом к входу разрешения дополнительного мультиплексора 8, Выходы дополнительного мультиплексора 8 соединены с группой информационных входов блока 15 объединения и с информационными входами...

Номер патента: 1751811

Опубликовано: 30.07.1992

Авторы: Друз, Рукоданов

МПК: G11C 7/00

Метки: записи, информации, оперативную, память

...кодов поступают по входу 18 устройства, импульсы сопровождения байтов - по входу 20 устройства, Параллельный код каждого байта последовательности удерживается внешним устройством на входах 18 до получения им сигнала запроса следующего байта, который (запрос) формируется на выходе 24 устройства после обработки текущего байта последовательности, Каждый байт последовательности через входы 18 подается на информационные входы блока 1 оперативной памяти, на первые адресные входы блока 9 постоянной памяти и на информационные входы регистра 10, Код, хранящийся в регистре 10, подается на вторые адресные входы блока 9 постоянной памяти, Блок 9 постоянной памяти предварительно запрограммирован следующим образом, Адреса ячеек блока...

Номер патента: 1751812

Опубликовано: 30.07.1992

Авторы: Кудрявцев, Оноков

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с входом дешифратора 2, фиксатор 9 маски, первый адресный вход которого объединен с адресными входами блоков 1 памяти, второй адресный вход обьединен с первым информационным входом мультиплексора 6, управляющий вход является входом записи в порт устройства, а информационный вход объединен с информационным входом преобразователя 8 данных и является информационным входом устройства. й блоков 10 маски и М регистров 11, тактовые входы которых соединены с соответствующими выходами дешифратора 2, информационные входы объединены и соединены с выходом преобразователя 8 данных, а информационные выходы которых соединены с информационными входами соответствующих блоков 1 памяти, выход фиксатора 9 маски соединен с информационными входами блоков 10...

Номер патента: 1751813

Опубликовано: 30.07.1992

Авторы: Науман, Служеникин, Шумкин

МПК: G11C 11/14

Метки: доменной, информации, памяти, считывания

...14 формируется импульсный входнойУстройство считывания информации сигнал для дифференциального ограничитеобнаруживает считанный сигнал "1" на Фо- ля 11. Последний формирует дифференцине помех (считанного сигнала "0"). Опера- альный сигнал ограничения, полярностьция обнаружения осуществляется с которого противоположна полярности счипомощью амплитудно-временной селекции, 50 танного сигнала А фиг,3). С помощью резистора 14 регулируется амплитуда сигнала держивается уровень напряжения на его ограничения;: входах близким к нулевому уровню,Дифференциальная нагрузка 4 являет- При поступлении строб-импульса В на ся общей для дифференциального усилите- стробирующий вхЬд 15 дифференциальный ля 3 и дифференциального ограничителя 11, 5 ключ 7...

Номер патента: 1751814

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...резистора 19 и двух устройства соответственно, коллектор пер- ограничительных диодов 20 и 21, Первый вого ключевого транзистора соединен с ка- вывод компенсирующего резистора 19 соетодом первого ограничительного диода; 50 динен с базами первого и второго ключевых анодкоторогоявляется входомаыборкиус- транзисторов 13 и 14, эмиттеры которых тройства и соединен с первым выводом пер- подключены к первой и второй разрядным вого нагрузочного резистора, второй вывод шинам 10 и 11 устройства соответственно, а которого соединен с первым выводом вто- коллекторы соединены с катодами первого рого нагрузочного резистора, в блок ком и второго ограничительных диодов 20 и 21 пенсации разброса параметров введены соответственно, аноды которых...

Номер патента: 1751815

Опубликовано: 30.07.1992

Авторы: Игнатьев, Мызгин, Неклюдов, Савенков

МПК: G11C 11/40

Метки: запоминающего, накопитель, оперативного, устройства

...устройства.Поставленная цель достигается тем, что в накопителе для оперативного запоминающего устройства, содержащем матрицу элементов памяти, первые адресные шины которой являются входами выборки накопителя, источники тока хранения, первые выводы которых подключены к шине нулевого потенциала, токоограничительные элементы на резисторах, первые выводы которых подключены к соответствующим вторым адресным шинам матрицы элементов памяти,вторые выводы источников тока хранения соединены с первыми выводами резисторовсоответствующих токоограничительныхэлементов,.вторые выводы которых объединены. На чертеже изображена принципиальная электрическая схема накопителя для оперативного запоминающего устройства..Накопитель для оперативного...

Номер патента: 1751816

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...первые эмиттвры которых ключевых транзисторов 2 и 3 выбранного объедийены и являются выводом 8 питания . элемента 1 памяти, Таким образом, среди элемента 1 памяти. Анод первого ограничи транзисторов 2, 3, 13 и 14, эмиттеры кото- тельного диода 6 является входом 9 выбор- рых подключены к разрядной шине 10 или ки элемента 1 памяти и соединен с анодом .11 с включенным током записи, самый высо- второго ограничительного диода 7 и вторы-: кий потенциал на базе имеет транзистор 2 ми выводами первого ивторого нагрузоч- или 3 выбранного элемента 1 памяти при ных резисторов 4 и 5. Вторые эмиттеры,55 любом его состоянии и, следовательно, ток первых и вторых ключевых транзисторбв 2 записи ответвляется в эмиттер этого трани 3 всех элементов 1...

Номер патента: 1751817

Опубликовано: 30.07.1992

Авторы: Борисов, Исаев, Огнев

МПК: G11C 15/00

Метки: ассоциативной, памяти, ячейка

...50 55 520-23, выполненные в виде резисторов, соответственно подключены к шине 24 потенциалалогической единицы,Ячейка ассоциативной памяти работаетследующим образом.В исходном положении триггер 1 установлен в одно из состояний в соответствиисо значением бита записанной информации;Ячейка ассоциативной памяти, кромехранения бита, позволяет выполнять следующие операции: запись по строке, записьпо столбцу, считывание по строке, считывание по столбцу, ассоциативный маскируемый поиск по внешнему поисковомуаргументу, ассоциативный маскируемыйпоиск с использованием ячейки в качествеисточника бита поискового аргумента (т.е,ассоциативный маскируемый поиск йо внутреннему поисковому аргументу).. Запись по строке реализуется подачейна шину 11 сигнала...

Номер патента: 1751818

Опубликовано: 30.07.1992

Автор: Емельяненко

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекции, ошибок, цепей

...Таким образом, при 2 п-м считывании информации с накопителя 13 (п=1,2.3,) после установки в единичное состояние разряда регистра 8 состояния в регистр 1 контрольных разрядов. записывается информация одновременно с занесением информации в регистр 2. При 2 пм считывании информации с накопителя 13 заносится только в регистр 2, информация в регистре 1 контрольных разрядов не изменяется и на вход блока 3 анализа синдрома поступает информационное слово, которое считано с накопителя 13 при 2 п-м обращении, и контрольное слово, которое считано с накопителя 13 при 2 п-м обращении, Так как запись информации в накопитель 13 в режиме диагностики осуществляется так же, как в основном режиме, то в накопитель 13 записаны массивы информации, при...

Номер патента: 1751819

Опубликовано: 30.07.1992

Авторы: Кульков, Терещенко, Хорошев

МПК: G11C 29/00

Метки: запоминающее, резервированное

...который закрыт нулевым уровнем с выхода е формирователя 13, поэтому импульс на выходе элемента И 51 отсутствует. 3-й ТИ поступает с выхода д формирователя 13 на входы выборки блоков 1-3 и сумматоров 7 - 9, в результате происходит записьданных с входов 56 - 58 в соответствующие блоки 1 - 3 памяти по заданному адресу, Одновременно в сумматоре 7 происходит суммирование данных Д 1 и Д 2 с входов 56 и 57; в сумматоре 8 - данных Д 2 и ДЗ с входов 57 и40 58, в сумматоре 9 - данных Д 1 и ДЗ с входов56 и 58 устройства, С выходов сумматоров 7,89 данные поступают на информационные входы блоков 4, 5 и 6 памяти соответст 5 венно, на адресные входы которыхпоступает код адреса с адресного входа 59устройства,4-м ТИ с выхода формирователя 13 управляющих...

Номер патента: 1751820

Опубликовано: 30.07.1992

Авторы: Антипова, Сорока

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, резервированное

...39), входы интервала. Первый 46(47, 48) и второй 52 (53, 46 (47, 48), 49 (50, 51), 52 (53, 54) и выходы 40 40 54) входы блоков управления коррекцией 5(6, (41, 42), 43 (44, 45) блоков 5 (6, 7) управления 7) соединены с входамиустановкитриггера 56 коррекцией, коррекции, выход которого соедйнен с перАдресные входы 26 - 28 устройства соеди- вым входом управления корректора 55, с вхонены с адресными входами накопителей 1 - 3 и дом формирователя 57 временногоинтервала с входами второго блока мажоритарных эле и с вторыми выходами 40(41, 42) блоков 5(6, ментов 15, выход которого соединены с адрес) управления коррекцией, Выход формироным входом накопителя 4 корректирующих вателя 57 временного интервала соединен с кодов, информационные...

Номер патента: 1751821

Опубликовано: 30.07.1992

Авторы: Куранов, Павлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...задержки, первый 5 и второй 6 триггеры, первый 7 и второй 8 элементы И, первый мультиплек сор 9, анализатор 10 кодов, первую 11 и вторую 12 группы элементов ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, второй 13 и третий 14 мультиплексоры, счетчик 15 циклов, дешифратор 16 циклов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35 17,переключатель 18, причем первый 19 и второй 20 разряды счетчика 2 соединены с входами дешифратора 3, третий 21 разряд счетчика 2 является выходом задания режима устройства и соединен с входом мульти плексора 13 и вторым управляющим входом анализатора 10 кодов, четвертый 22 разряд счетчика 2 соединен с вторым входом мультиплексора 13 и с первым входом второго элемента И 8, первый 23. выход дешифрато ра 3 соединен с входом линии 4 задержки и первым входом...

Номер патента: 1753491

Опубликовано: 07.08.1992

Авторы: Бирюков, Брик, Крупский

МПК: G11C 17/00

Метки: запоминающее

...блоков 11 коррекции, относящиеся к 4-му байту (т,е. по одному сигналу4-го разряда от всех восьми дополнительных блоков 11 коррекции),При случаях, показанных на фиг, 2 д и е,коррекция ошибок не произойдет, т,е; устройство будет работать неверно (кроме того, при тройной горизонтальной ошибке непроизойдет й обнаружение ошибки, а к тремимеющимся ошибкам добавится четвертаяошибка, выработанная основным блокомкоррекции байта, в котором произошлатройная ошибка, которую основной блоккоррекции примет за одиночную). 8 случае,показанном на фиг, 2 е, две ошибки на выходах 17 устройства окажутся откорректиро-ванными (нижняя ошибка - основнымблоком коррекции, а правая ошибка - дополнительным блоком коррекции), а третьяошибка, находящаяся в вершине...

Номер патента: 1753492

Опубликовано: 07.08.1992

Авторы: Беккер, Степанов, Фомин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...- разрядность щие через мультиплексоры 19 и 24 слова, которые записываются в накопитель накопители, не содержащие ошибки или 6 информации, образуя трехмерную струк- сбои, к входу блока 4 сравнения,туру. Запись информации осуществляется с В блоке 4 сравнения сравниваются зтапомощью счетчика 8 размера информацион лонные наборы х, у, л с вновь, полученными. ного набора и счетчика 9 информационных Результаты сравнения записываются в блок наборов. При записи пакета рабочей инфор регистров сбойных адресов, Параллельно мации одновременно Формируются три.кон- осуществляется передача рабочей инфортрольных набора х, у, г, Набор х образуетмации из накопйтеля 6 в накопитель 14 восконтрольные разряды, полученные с по становленный информации,...

Номер патента: 1755325

Опубликовано: 15.08.1992

Авторы: Наджар, Накалюжный, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, многоместных, постоянное, симметричных, функций

...напри, ному росту аппаратурных затрат, мер, с использованием микросхем 155 ИР 1,Целью изобретения является снижение блок 2 сравнения может быть построен наоснове схем специализированных модулей,например устройства для выделения максипостоянномзапоминающемустройстведля 25 мального числа. Коммутатор 3 может бытьмногоместных симметричных функций, со- реализован с использованием элементов Идержащем блок памяти, блок сравнения, (микросхем 155 ЛИ 5). Блоки памяти 4,)0=-1,коммутатор и регистр, информационные 3 с) могут быть реализованы на постоянныхзапоминающих устройствах - микросхемах30 568 РЕЗ.Устройство работает следующим образом.Функция от 1 аргументов, инвариантнаясоединены с соответствующими выходами 35 к перестановкам ее аргументов,...

Номер патента: 1755326

Опубликовано: 15.08.1992

Авторы: Квитка, Кожемяко

МПК: G11C 19/00

Метки: регистр, сдвига

...по модулю два при преобразовании параллельного кода с основаниемГ 2 в последовательный код, Об искажениикодовой комбинации свидетельствует наличие единичного сигнала на выходе 19 контроля, по которому также прекращаетсяпреобразование.Преобразование последовательногодвоичного кода или кода М 2 в параллельный код требует подачи последовательногокода на вход 10, начиная со старших разрядов, и подачи сигналов в шину 15 сдвигаодновременно с ними синхросигналов на вход 9. Предварительно необходимо к входу 8 регистра приложить логический сигнал,5 Преобразование при этом происходит потактно путем поразрядной записи сдвига вправо на один разряд информации в регистре, Заканчивается преобразование последовательного кода в параллельный в...

Номер патента: 1756892

Опубликовано: 23.08.1992

Авторы: Климович, Лобков

МПК: G06F 11/08, G11C 29/00

Метки: обнаружения, ошибок, регистре, сдвига

...16 контро-пульса на выходе 15 устройства появляетсялируемого регистре истра 1 сдвига, сбрасывается 45 единичный сигнал ошибки.в соста(устанавлиоается в нулевнулевое состояние) триг- При использовании устроиства вНСВТгер 8 ошибки и триггер 9 четности перехо- . ое системы встроенногоконтроля МСВдит о состояние, дополняющее состояние сигнал с оыхода 15 может быть подан нарегистра до четности.16 етности. Первый блок 2 оп- вход прерывания микропроцессора, котоределения четности вычи , - : ьвычисляе- четность 50 рь,й, прекратив выполнение основной просодержимого регистра и тс 16 риггера 9 чет- граммы, переходит к программе обработкиности, Если содержимое ч, Е оечетно то на инфор- прерывания для выявления причин его возмационный вход...

Номер патента: 1756939

Опубликовано: 23.08.1992

Авторы: Овчаренко, Финк

МПК: G11C 17/00

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...10, затвором которого являетсяадресная шина 3 первой группы, а стоком иистоком - соседние разрядные шины 5 первой группы,Матричный накопитель работает следующим образом,В режиме общего стирания информации на разрядные шины 5 и 6 первой ивторой группы подают высокое положительное импульсное напряжение относительноаДресных шин 3 первой группы, В результате пороговое напряжение всех запоминающих транзисторов 1 становитсяотрицательным, что эквивалентно проводящему состоянию запоминающих транзисторов 1 в режиме считывания информации.В режиме программирования на все адресные шины 4 второй группы подают нулевое напряжение, все ключевые транзисторы2 находятся в закрытом состоянии,На адресную шину 8 третьей группы,шину 9 питания подают...

Номер патента: 1762318

Опубликовано: 15.09.1992

Авторы: Долгих, Колобродов

МПК: G11C 13/04

Метки: быстропротекающих, голографической, процессов, регистрации

...способ. Устройство содержит лазер 1, светоделитель 2, выполненный в виде полупрозрачного зеркала, систему 3 преобразования опорного пучка, состоящую из фотоприемника 4 (датчика гетеродинирования света), электрооптического модулятора 5, интегратора 6 и формирователя 7 управляющих сигналов, Устройство также содержит носитель информации 8 (кинолента), механизм 9 перемещения носителя информации (лентопротяжный механизм), объект регистрации 10, пучок 11 лазерного излучения, пучок 12, опорный пучок 13, отраженный пучок 14, пучок 15 излучения, поступающий из электрооптического модулятора, часть пучка опорного излучения 16, поступающий на электрооптическиймодулятор, отражатель 18, ограничители апертуры пучков (щели) 17 и 19, второй светоделитель...

Номер патента: 1762319

Опубликовано: 15.09.1992

Авторы: Алеева, Соколенко

МПК: G11C 19/00

Метки: информации, сдвига

...17 имеют уровень логического О, сдвинутая информация со входов 15 через элементы И 22 по информационным входам ХО мультиплексоров 23 передается на информационные выходы 9 расширения устройства, разряды, в которых соответствующие сигналы по управляющим входам 17, имеют уровень логической 1, дополняются нулями с информационных входов Х 2 мультиплексоров 23.При правом логическом и арифмет:, ческом сдвигах в тех разрядах, в которых соответствующие сигналы по управляющим входам 17 имеют уровень логической 1, сдвинутая информация со входов 15 через элементы И 22 по информационным входам ХЗ мультиплексоров 23 передается на информационные выходы 9 расширения устройства, разряды, в которых соответствующие сигналы по управляющим входам 17...

Номер патента: 1762320

Опубликовано: 15.09.1992

Авторы: Боженко, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерацией, свободными

...поступает сигнал Е запроса внешнего обмена. По первому синхровходу 10 поступают синхроимпульсы СИкег выборки зон при регенерации, по второму 11 - синхроимпульсы СИво внеш него обращения. С выхода 12 поступают адреса Ай выбираемых зон памяти, на вход 13 - старшие разряды строчных адресов внешнего обращения Арво, являющиеся адресами выбираемых зон памяти, По входу 14 поступает сигнал ВЕР режима регенерации, по входу 15 - сигнал начальной установки НУ,Реализованный вариант устройства предназначен для управления регенерацией динамической памяти, разделенной на 8 зон. Дешифратор 1 выполнен на К 555 ИД 7, регистр 2 - на К 555 ТМ 8, регистр 3 совместно с коммутатором 4 - на основе К 555 КП 13, шифратор - на К 555 ИВ 1, элементы 6, 7 -...

Номер патента: 1600552

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 17/00

Метки: памяти, элемент

...для нулевого состоянняаРабота элемента памяти заключает"ся в следующем,5При подаче относительно истоканизкого положительного напряжения(+5 В) ца область 3, на сток - болеенизкого положительного напряжения1-2 В) череэ него протекает ток, обратно пропорциональный эФФективнойдлине канала. С помощью усилителясчитывания величина тока (больйаяили малая) преобразуется в двоичнуюинформацию (единичную или нулевую).При подаче нулевого напряженияца область 3 элементы памяти (Фиг.1,2) находятся в закрытом состоянии,ток через нцх пе протекает,В элементе памяти (Фиг.З) за счет 20размещения области 6 второго типапроводимости обеспечивается наименьщая эФФективная длина канала, наиболь- .шая крутизна вольт-амперной характеристики ив, чем для элементов...

Номер патента: 1655242

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 17/00

Метки: запоминающего, памяти, постоянного, устройства, элемент

...за счетвысокой напряженности стокового электрического поля выбранных запоминаю "щнх транзисторов "горячие" электроныинжектируются из каналов этих транзисторов, захпзтьгваются поликремнггевыми областями, чТо приводит к повьппению их пороговых напряжений. Этоэквивалентно нулевому непроводящемусостоянию в режнгге считывания информации,Состояния остальных невыбраниыхзапоминающих транзисторов сохраняются неггзлгенными из-за нулевого напряжеггия на адресных поликремниевыхплглах илп низкого напряжения на разрядных диффузионных шинах, в результате чего отсутствует инжекция "горячих" электронов в их каналах.В режиме считьвания информации иа,адресные поликремниевые шины и разрядные диффузионные гпины подают более низкое (5 В) напряжение...

Номер патента: 1607620

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...НЯТГряжение а Е 1 сэ выбранцьэе раз э)я 11 ные шиээы 3 подаэат низкое положигельное напряжение, я на соседн 11 е выбранные пэины 3 - нулевое цапря:жение, на остальные разрядные шины 3 нцзкое положительное напряжение. Если пороговое напряжение транзистора 6 ячейки памяти 1 низкое, то через НЕГО ПРО 1 ЕКЯЕТ ТОК ЧТО ЭКВИВЯЛЕНТ цо единичному сОСтояциюе Если ПО 1)о говое напряжение транзистора 6 высокое, то через него не протекает ток что эквийалентно нулевому состоянию,Если при проверке работоспособно" сти матричного накопителя будет ус" . тановлено наличие де 11)ектной строки ячеек памяти 1, то оця заменяется строкой из ячееэ," памяти 4 программируемых электрически, исходные состояния которых эквивалентны единично-, муЯля этого Йя...

Номер патента: 1607621

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричного, накопителя, постоянного, устройства

...затворагс эятеогеетяюдтех ТГ)аеезесторов,Области 15 - Обкееадесаге есоетдееесаторов, другими обкладками - слой 12 обгяс.)1 10 упоявляюдеими затвораме зя)Оминяющих тряеезистот)ОВ и затворми1ядг)есных сеЕЕН-трате зест 01 оввкееюченных .пос гедовя ельно с зепоеееяюпдме трянзисторами, слои 12, с которыми соединены области 14, являются стоками запомнтаюдеих транзисторов, слой12, размещенные между областями 10,являются истоками адресных ИДП-транзисторов и обстей шиной матричногонакопителя.1)абота матричного накопителя заключается в следующем. В режиме считывания информации на выбранную адресную поликрсэгниевую шину 10 подают низкое положительное напряжение+5 В, ца остапыьте адресные поликремниевые шины 10 и общую диффузионнуюшину 12...

Номер патента: 1496524

Опубликовано: 23.09.1992

Авторы: Гладких, Муравский, Сайбель, Титов

МПК: G11C 17/14

Метки: памяти, перепрограммируемого, элемента

...ОЗМОжОСЬ ДБ за тв орое ) на соседив участки в частности участок кдцдлд МОП-транзистора, через Окруждощуо атмосферу), тдк как участок будупего кдцаля МНОП-транзистора защищен слоем 6 целегированцого поликремния, Это снижает дисперсию порогового цапрякения МНОП-транзистора.Слой 7 окисла кремния, получеццьп в результате окисления поликремция, удаляют анизотропным птдзмохимическим травлением с горизонтальных учдсткотз структуры, оставляя его нд вертикальных стенках затворов (фиг,5). Затея проводят химическуо обработку, наносят туннельно-прозрачный четве 1)тый слОЙ Окисла креме 1 ияотолщиной 16.1,5 Л и слой нитридао кремния толщиной 200+15 Л. В совокупности эти два слоя представляот собой здпоминдощую среду слоя 9 )цт.6)...

Номер патента: 1612802

Опубликовано: 23.09.1992

Авторы: Канакин, Мануйлова, Наймарк, Соломенников

МПК: G11C 19/28

Метки: мдп-транзисторах, памяти, регистра, сдвига, ячейка

...выводе.варактора 5 остается и передаОщцй транзистор 3 остается открытым. Затем напряжение па входе 8 (сток ключевого транзистора 2) умецьшаетсн до нуля, Па второй так- тоный вход 7 подается высокое ца" 1 ряжение, которое поступает ца сток передающего транзистора 3, па затвор цагруэочного транзистора А и ца эатвоР ключевого тРаизцстоуа 2 после дд дующей ячейки памяти, так как отно1 Д шецие - цагруэочного транзистора 41.меньше, чем у передающего транзистора 3, то напряжение на выходе первой ячейки близко к напряжению навтором тактовом входе 7. Это напряжение через открытый ключевой транзистор 2 последующей ячейки регистрапередается ца первый вывод варактораэтой ячейки и открывает передающийтранзистор 3 точно так же, как впредыдущей...

Номер патента: 1667537

Опубликовано: 23.09.1992

Авторы: Голод, Девятова, Ерков, Лихачев

МПК: G11C 17/00

Метки: памяти, элемент

...случая полупроводниковой подложки р-типа. Исходное пороговое напряжение элемента памяти близко к нулю. Запись 15 информации осуществляют подачей на электрод затвора (слой 9) элемента памяти относитеяьноподложки 1 импульса положительного напряжения. Амплитуда импульса такова,что с учетом толщины и диэлектрических проницаемостей диэлектрических слоев 4-8 затворной Структуры электрические поля в сверх- тонком слое 4 окисла и нитридно-оксинитридной структуре имеют величины 25 не менее 1 б и 5-8 мВ/см соответственно. Электронный ток через сверхтонкий окионый слой 4 в этих условиях преобладает ад током электронов в нитрид но-оксинитридной структуре и часть ЗО электронов захватывается ловушками этой структуры, что переводит элемент памяти в...

Номер патента: 1669307

Опубликовано: 23.09.1992

Авторы: Овчаренко, Портнягин, Серебрянникова, Штыров

МПК: G11C 17/00

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...эффективной ширины канала на 0,1-0,3 и 0,4-0,7 соответственно для элементов памяти с состояниями "1,0" и "0,1".Таким образом, для двухбитнцх зле ментов пвмятй с состояниями "1,1; "1,О"; "О, 1"; "0,0" получены следую" щие соотношения проводимостей каналов относительно нелегированного элемента памяти с состояниями "1.,1" с максимальной проводимостью: 1,О, 0,7" 0,9 0,3-0,6, О.Работа матричного накопителя заключается в следующем.В реаимесчитывания информации нв выбранную поликремниевую адресную в 1" ну 5 подают низкое полоаительное напряжение (3-5 В) на остальные адресные шины 5 - нулевое напрякецие. На выбранные металлические разрядные ши- ны 8, к которь 1 м подключены истоки ИДП"транзисторов, в которых, размещен или отсутствует...

Номер патента: 1671047

Опубликовано: 23.09.1992

Авторы: Бехтеров, Десятков, Путырина

МПК: G11C 19/28

Метки: динамический, регистр, сдвига

...в этом слу чае не отражается на разбросе амплитуд выходных цмпульсов, По окончании действия тактового напряжения (4) на входах 17 второго ЭП и соссдних с иим ЭП остаются записанными напряжения логической"1", транзистор предустановки через открйтый транзистор уп" равления предустановкой 16 (затвор ко торого соединен с входом 17) закрывается с окончанием импульса на тактовом входе, но транзистор сброса разряда 14 остается закрытым, так как на его затворе записан логическийЦл 1,Если в момент й -й тактовое напУ 6ряжение поступает на вход, соединенный с третьим ЭМ (сдвиг в прямом направлении), то аналогично описаннойвыше работе ЭП на выходе третьего ЭПвырабатывается импульс по форме, сов-,падающий с тактовым напряжением иэтот импульс через...