G06F 12/00 — Выборка, адресация или распределение данных в системах или архитектурах памяти

Номер патента: 164716

Опубликовано: 01.01.1964

Авторы: Соборников, Яник

МПК: G06F 12/00

Метки: арифметическое, действия, математической, последовательного

...Сч, (на той же дорожке), отстоящую для исключения времени ожидания точно па (п+2)(п - 1) импульсных промежутков. Аладшие разряды множителя, считываемые головкой Сч., управляют подачей и преобразованием кодов множимого из РП на вход сумматора С, сопровождаемое сложением с суммой частичных произведений, накапливаемой в регистре Р. Перед каждым тактом сложения, реализуемого с частотой СИ, сумма частичных произведений импульсами МИ сдвигается в регистр Р на разряд вправо, Через интервал (и+ 2)пт суммирование частиц произведений заканчивается, Таким образом, полное чистое время умножения составляет (и+2)(2 п - 1)т = 777 т.В результате, в регистре Р формируется произведение а,( Ь. Очистка РП АУ производит. ся через (и + 2) т импульсов...

Номер патента: 173022

Опубликовано: 01.01.1965

Авторы: Сюгил, Тайманов

МПК: G06F 12/00

Метки: входом, счетным, триггер

...когда быстро 25 действие счетчика является его нанболсс Важным параметром.Предмет бретення нзо осгггггсггсгг 21 гггггггсг Л 1 Ы Известны потенциальные триггеры со счетным входом, в которых преобразование последовательности однополярных входных импульсов В послсдовятельност 1 иг 1 пльсов че 1)еду 10- щейся полярности, поступающих па бистабильное устройство, осуществляется либо методом дифференцирования, либо методом коммутации точки нри;1 ОКени 51 Входного их- пульса,Г 1 редлокенньгй триггер отличается от известных тем, что бистабнльное устройство связано со входом через фазовый манипулятор, коммутируег 51 ьЙ при не 1 зеклгоенин Опстаоильного уст 1 ойСтва. 1 Кагсствс фазового мян 1- пул 5 торя применен усилитсль на нолуп 1 ОВОД-...

Номер патента: 174838

Опубликовано: 01.01.1965

МПК: G06F 12/00, G11C 8/00

Метки: 174838

...и индутктттвтгтые связи, обусловливающие высокий уровень помех.В предложенном устройстве паразитные связи уменьшены благодаря рациональной укладке числовых линеек в ферритовый серденник: между числовыми линеикатхтгт, связа.нными с одними Шин атти выборки рас-положено не менее тчисловых линеек, связанных с другими шинами выборки.В таблице показано расположение числовых линеек для запоминающего устройства емкостью 16 чисел, т. е. имеющего т=4.Из таблицы видно, что числовые тинейки с одинаковыми шинами выборки не МаХОДЯТся рядом. Это обусловливает т-тизкгтй уровень помех в таком устройстве.Запоминающее устройство ПРИМВНСНИС В ВЫЧИСЪГГИТСЛЬНО устройствах автоматики.может найти ТЕХНИКС И В2 Порядковый номрр числовой ЧОЪЗХ линеики в...

Номер патента: 189621

Опубликовано: 01.01.1966

Авторы: Буровиков, Геллер

МПК: G06F 11/14, G06F 12/00

Метки: блоком, вычислительной, запоминающее, цифровой

...памяти. В дополнительном канале информация запоминается без преобразований и хранится в течение двух тактов работы ЗУ по данному адресу для сравнения с результатом, полученным в основном канале. При втором обращении в данную ячейку считывается поразрядная инверсия исходного кода, над которым вторично выполняется операция поразрядного инвертирования в основном канале,В результате двукратного преобразования информации содержимое основного и дополнительного каналов будет различаться на величину ошибки и совпадать при исправном оборудовании.Используемый в предложенном устройстве способ контроля с двукратным применением операции поразрядного инвертирования исходного кода позволяет обнаруживать ошибки любой кратности,Рассмотрим пример...

Номер патента: 273523

Опубликовано: 01.01.1970

Авторы: Колосов, Миловидов

МПК: G06F 12/00

Метки: вычислительно-логическое, цифровое

...т. е. осуществится операция а - инверсия числа а. Операция дизьюнкции ачб (6 - слово, подаваемое в разрядные шины 35 при записи) получится, если в ячейку 40, где, допустим, уже записано число а, записать число Ь (без предварительного считывания числа а), для чего в такте записи по шинам 31 и 35 подать положительные импульсы полутоков; разрядные шины возбуждаются кодом числа Ь, предварительно записанным в регистр числа 13. Действительно, в ячейке 40 единицы будут записаны в тех разрядах, которые соответствуют единицам слова а или единицам слова д. Предварительная запись слова Ь в регистр числа производится в такте 5 10 15 20 25 30 35 40 45 50 55 60 65 считывания, непосредственно предшествовавшем такту записи, в котором выполняется...

Номер патента: 310249

Опубликовано: 01.01.1971

Авторы: Аршавский, Атовмь

МПК: G06F 11/22, G06F 12/00

Метки: адреса, внешних, задания, устройствах, цвм

...переноса, импульсные входы которых соединены с выходами усилителей 3 сквозного переноса соседнего младшего разряда, а выходы вентилей 2 соединены со входами усилителей сквозного переноса данного разряда. Выход усилителя 3 соединен также со счетным входом триггера 1 соседнего старшего разряда, образованного вентилями б. Потенциальные входы вентилей б установки соединены с выходом усилителя записи 7. Нулевые выходы триггеров 1 соединены с импульсными входами соответствующих вентилей дифференцирования 9, которые выполнены по той же схеме, что и остальные вентили, представляющие собой, например, вентили диодно-конденсаторного типа. Потенциальные входы вентилей дифференцирования объединены и подключены к единичному выходу триггера 8...

Номер патента: 318948

Опубликовано: 01.01.1971

Авторы: Борисевич, Гщг, Симоненко, Смирновр

МПК: G06F 12/00

Метки: запоминающих, памяти, распределения, устройств

...каждый; параллельной работой этих регистров управляет распределитель 12, который обеспечивает занесение кода свободной зоны из счетчика свободных зон только в один свободный регистр, если регистры свободны, и выдачу кода в процессор только из одного занятого регистра, если регистры заполнены, Узел управления 13 представляет собой группу триггеров и логических схем и предназначен для формирования управляющих сигналов для работы устройства в режиме поиска свободной зоны и в режиме приема освободившейся зоны. Схема совпадения 14 предназначена для анализа отдельных разрядов регистра обмена,В режиме поиска устройство работает следующим обр азом.В группу старших разрядов счетчика 2 зон добавляется + 1, и их содержимое записывается в...

Номер патента: 337781

Опубликовано: 01.01.1972

Авторы: Нгйо, Соколов

МПК: G06F 12/00

Метки: адреса, сканирующего, устройства, формирователь

...предлагаемого форм ателя адреса сканирующего устройст роисходнт следующим образом.20 В исходном состоянии счетчики 1 и б нделитель частоты 4 находятся в нулевом положении, а схема совпадения 9 находится в закрытом состоянии. При поступлении первого импульса на вход устройства, триггер 8 25 отпирает схему совпадения 9, не пропускающую первый импульс, на вход счетчика 1 и делителя частоты 4 и открывает схему совпадения 7, обеспечивающую перезапись со счетчика циклов б в счетчик 1. Поступающие 30 последующие импульсы проходят через схему337781 Составитель В. ОрловаТсхрсд Л. Богданова Корректор Л. Царькова 1 сдактор Е. Гончар Заказ 1548/8 Изд.689 Тираж 448 ПодписноеЦ 11 ИИГ 1 И Комитета по делам изобретений и открытий прн Совете Министров...

Номер патента: 384131

Опубликовано: 01.01.1973

Автор: Жестовский

МПК: G06F 12/00, G06F 17/00, G11B 20/00 ...

Метки: информации, накопления

...,преобразования так, что чем больше величина исследуемого параметра, тем позже (дальше) относительно начала отсчета он записывается. На фиг. 2, б, 2, в, 2, г и 2, д изображен один участок линии в увеличенном масштабе в определенные моменты времени, когда начало отсчета совпадает с концом линии. На фиг. 2,5 показаны четыре пары импульсов, соответствующие четырем разным запомненным замерам. Затем все четные импульсы стираются (фиг, 2, в), но запись тем временем продолжается и на старые записи накладываются новые (фиг. 2,г); импульсы Кд 101, 105, 113 и 119 - старые, Мо 105 - 106, 109 - 110, 115 - 116 - новые. Пара новых импульсов 105 - 106 наложилась на старый 105, Такие случаи при записи, например, 100 импульсов в линию, позволяющую...

Номер патента: 401999

Опубликовано: 01.01.1973

МПК: G06F 12/00

Метки: 401999

...1 на сдвигающих регистрах 2, вецтили 3 ца входе каждой ячейки памяти, реверсивцый тактовый распределитель 4, формирователь импульсов сдвига 5, связаццый со всеми сдигающими регистрами, элемент задержки 6 и триггер 7,В исходном состоянии все регистры 2 очищены, и разрешающий потенциал находитсяца первой шине Ш, тактового распределителя 4. Поступивший ца вход устройства п-разрядный параллельный код заносится в первыйсдвигающий регистр 2. Одновременно по сигналу сицхроцизация ввода разрешающийпотенциал переходит ца вторую шину Ш распределителя 4, и к приему следующего кодаготовится второй разряд регистров. Следующий код с накопителя заносится в эти разряды, потенциал распределителя 4 переходитна следующую слева шину Ш, и т, д....

Номер патента: 408999

Опубликовано: 01.01.1973

Авторы: Вител, Медзмариашвили

МПК: G06F 12/00

Метки: арочная, пространственная, ферма

...пояс связан с нижними пространственными решетками, которые конструируются из наклонных жестких стоек 4 и гибких раскосов 5 (в видс арматурных стержней). В конце пролета пояса связываются жесткими элементами б и 7.Гибкие стержни 8 закреплены и натяжены в 5 соединяющих узлах верхнего пояса, Фермана опоры 9 опирается шарнирно. Для опирания плиты 3 устраивают закладные детали 10.При работе в элементах пространственнойарочной фермы в основном возникают сжи мающие и растягивающие усилия, которыевоспринимают в нижнем поясе 1 металлические профили, а в верхнем поясе как металлические профили 2, так и плиты 3, комплексно включенные в работу фермы. В плоскости 15 верхнего пояса, при несимметричном загружснии покрытия в плите 3, кроме...

Номер патента: 368605

Опубликовано: 01.01.1973

Авторы: Гул, Малиновский, Палагин, Сиваченко, Яковлев

МПК: G06F 12/00

Метки: вычислительное, цифровое

...1 б - функция ИЛИ. Контроль информации при пересылках осуществляется после считывания кода на регистр числа 19. При этом код числа поступает на схему свертки 20, на выходной шине 35 которой возникает контрольный код этого числа. Последний в блоке управления 1 сравнивается со значением контрольного разряда 19 к, поступающего в блок 1 по шине 38.Необходимым условием для выполнения операции сложения, в частности, для реализации переноса является жесткая последовательность записи кодов операндов в ячейки 9 и 11 или 13 и 15.Контроль арифметических и логических операций, например сложения, выполняется по следующим контрольным соотношениям для суммы по модулю два и переносов;1) Контрольный код по четности от суммы го модулю два А+В операндов А...

Номер патента: 410392

Опубликовано: 05.01.1974

МПК: G06F 12/00, G06F 13/00

Метки: 410392

...информации на РЧ 3, и содержимое РНА 5 заносятся по адресу, находящемуся в РТА 4. Содержимое РНА 5 переносится к РТА 4, а адрес связи, записанный в ячейке, по адресу, содержащемуся в РНА 5 переписывается в РТА 4. В результате поступившая единица информации фиксируется в БНБ 1, первая свободная ячейка исключается из списка свободных ячеек и резервируется для записи следующей единицы информации.Перед операцией выборки единицы информации из БНБ 1 и РТЛ 4 должен быть помещен адрес начальной ячейки считываемого массива. Содержимое каждой ячейки составляют передаваемая единица информации и адрес связи или признак конца, если ячейка последняя.Операция выборки единицы информации осуществляется следующим образом.Производится считывание...

Номер патента: 444188

Опубликовано: 25.09.1974

Автор: Соколов

МПК: G06F 12/00

Метки: адреса, сканирующего, устройства, формирователь

...кдатчику коррекции дэеся 3 и лрясываеустройство фоэмиронания ист оты сменыадреса 11.Сигнал, снимаелигй с ноши 28, обесцечиваег сброс устройства памяти секиэрясканирования 5.Сзп над, снимаемый с шзшы 29, обеспечивает подключение рьч ист 1.нэво о входаустэойствя памячи сел гоза (кяциэовяшзя 5:к выходу устройства памяти исходных1данных 6, Сигнал, снимаемый с шины 30,не проходит ня счетный вход устройствапамяти сектора сканирования 5, так кактриггер 1 Г отключает логическую схемуИ" 18.Сигнал, снимаемый с шины 31, обеспечивает сброс регистра адреса 7 и тригг ера 15,Сигнал, снимаемый с шины 32, обеспечивает подключение регистра адреса 7 квыходу сумматора 8.Сигнал, снимаемый с шины 33, обеспечцвяет срабатывание триггера 1 4, отклкэ- .Ы...

Номер патента: 498620

Опубликовано: 05.01.1976

Авторы: Жиров, Ли, Мельников, Смирнов, Соколов

МПК: G06F 12/00, G06F 15/16

Метки: памятью

...адресам одни и те же физические адреса общей памяти (блоки 8 и 7) при выдаче адреса из процессора 1.Первый коммутатор 3 подключает процессо- О ры к общей памяти, содержащей блоки 8 и 7.Буферная память (блоки 7) полуассоциативно отображает некоторую часть общей оперативной памяти (блоки 8), нужную процессорам в данный момент обработки.5 Термин полуассоциативно объясняетсятем, что соответствие между оперативной и буферной памятями устанавливается для групп последовательных ячеек, называемых в дальнейшем секторами, в отличие от ассоциао тивности, предполагающей соответствие дляРедактор Л. Утехина Корректор В, Брыксина Заказ 423/16 Изд. ЛЪ 179 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам...

Номер патента: 522501

Опубликовано: 25.07.1976

Авторы: Арлазаров, Варпаховский, Ведешенков, Волков, Диниц, Емельянов, Зенкин, Лебедев, Лысиков, Сорокин, Усков, Фараджев, Чернышева

МПК: G06F 12/00, G06F 15/16

Метки: вычислительной, многопроцессорной, памятью, системе

...35запросов, В блоке классификашш запросовпо признаку П определяется принадлежностьискомого массива одной или несколькимизадачам, реализуемым в данное время вмногопроцессорной вычислительной системе, 40Результат анализа признака П передаетсяв блок форматных запросов, в блок сопряжения с каналом и в блок замещения страниРассмотрим работу устройства для случая, когда признак запроса П имеет первоезначение, Так как требуемьш элемент массива может начинаться с любого байта машинного слова и число байтов в элементе можетбьгть существенно большим, то, следовательно, требуемый элемент может быть расположен в одном, двух и более машинных словах, В связи с этим в блоке выдачи форматных запросов поступивший запрос либо остается без изменения,...

Номер патента: 580556

Опубликовано: 15.11.1977

Авторы: Борисевич, Михайлов, Смирнов

МПК: G06F 12/00, G06F 12/06, G11C 7/00 ...

Метки: памяти, распределения

...накопителя 25 слово считывается в регистр 24 числа, из которого передается в регистр 1 обмена, Обратный код слова с регистра 1 обмена засылается на дешифратор 7. Если прочитанное слово было пустым (т. е. во всех разрядах слова был записан О, что соответствует занятости зон), то в группу старших разрядов счетчика 8 добавляется +1 и осуществляется чтение слова из блока 23 по вновь сформированному адресу. Если прочитанное слово не было пустым, то содержимое регистра 1 обмена пересылается на шифратор 6, который определяет наименьший номер разряда, в котором записана 1, и формирует двоичный код этого номера. С шифратора 6 двоичный код передается через элемент ИЛИ 21 в младшие разряды счетчика 8. Затем производится пересылка содержимого...

Номер патента: 745388

Опубликовано: 30.06.1980

Авторы: Ханс, Эрик

МПК: G06F 12/00, G06F 5/00, G11C 7/00 ...

Метки: памятью

...в регистр 14, должны быть"= записаны как в адреснуюпоэицйю;-таки в соответствующуюпозицию другого разряда памяти 11,например в поле А. Эта позиция=локализуется при йомощо адреснойразностной информации, которая былаперенесена из процессора 12 в регистр 3.Разностная адресная информацияэапйсывается в регистре 3 в началепроцесса перемещения, и она укаэй вает величину, которую следует добавить к адресу, определяющему нуж Если на четвертый вход устройствапоступает индикатор, помимо командызаписи на третьем входе, триггер 8будет находиться в состоянии 1под действием этого индикатора, вэто время начинается описанная процедура записи,После записи информации врегистр14, разряд запоминающего устройства б 0 поля А, триггер 7 получает...

Номер патента: 765872

Опубликовано: 23.09.1980

Авторы: Акинфиев, Миронцев, Наджарян, Ушаков

МПК: G06F 12/00, G11C 17/00, G11C 7/00 ...

Метки: блоки, записи, информации, памяти, полупроводниковые

...на кнопку Пуск в блок управления 5 запускают устройство, которое считывает информацию иэ программируемой микросхемы через амплитудный дискриминатор 8, сравнивает ее с информацией информационного регистра 2 в блоке сравнения 5, который вырабатывает сигнал разрешения записи единицы в микросхему в случае наличия единицы в информационном регистре 2 н отсутствия ее в программируемой микросхеме. В ответ на этот сигнал блок управления 6 включает формирователи 7 токов программирования, которые вырабатывают серию управляющих сигналов и токов программирования в соответствии с техническими требованиями на данный тип микросхемы. Амплитудный дискриминатор 8 контролирует проведенную запись, и в случае ее успешного окончания в блоке индикации 4...

Номер патента: 1137472

Опубликовано: 30.01.1985

Авторы: Беспалов, Зельченко, Рахманин, Савуткин, Цогоев, Шагулин

МПК: G06F 11/26, G06F 12/00

Метки: отладки, программ

...соединены соответственно с адресным, информационным входами и входом считывания блока памяти, введены шифратор команды "Останов", группа элементов И, группа элементов ИЛИ, второй элементзадержки, а в блок памяти введен дополнительный разряд, причем информационные выходы блока памяти и выход дополнительного разряда блока памяти соединены соответственно с первыми входами элементов И группы и с единичным входом триггера, единичный и нулевой выходы которого соединены с первыми входами первого и второго элементов И соответственно, выход первого элемента И соединен с вторыми входами элементов И группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выход второго элемента И соединен с входом шифратора команды...

Номер патента: 1142839

Опубликовано: 28.02.1985

Авторы: Анскайтис, Бакутис, Малунавичюс

МПК: G06F 11/26, G06F 12/00

Метки: вычислительного, комплекса, ленте, магнитной, накопителей, сопряжения

...16 управления синхронизацией, первый элемент И 17, элемент ИЛИ 18, второй элемент И 19, элемент НЕ 20 и имитатор 21 накопителя.Имитатор накопителя содержит триггер 22 информационных строк, триггер 23 контрольных строк, блок 24 посто-. янной памяти, первый 25, второй 26, третий 27, ,четвертый 28 элементы И, группу элементов И 29, счетчик 30, пятый элемент И 31, сумматор 32 по модулю два, дешифратор 33, элемент по. модулю два, дешифратор 33, элемент ИШ 4 34, шестой элемент И 35.Блок 1 предназначен для электрического обеспечения связей между предлагаемым устройством и электронно-вычислительным комплексом. Он содержит узлы приемников и узлы передатчиков, дешифратор адреса, формирователь сигналов обмена с ЭВК,коммутатор, причем второй,...

Номер патента: 1149272

Опубликовано: 07.04.1985

Автор: Остриков

МПК: G06F 12/00

Метки: памятью, процессора, сопряжения

..., то этим сигналом в блоке 1 управления и синхронизации осуществляется установка триггера 27 заявки в единичное состояние. Триггер 29 записи блока 1 управления и синхронизации остается в исходном нулевом состоянии. Синхронизирующий импульс, поступающий по входу 17, переписывает содержимое триггера 27 заявки в триггер 28 синхронизации, т.е. устанавливает его в единичное состояние, тем самым переводит устройство для сопряжения процессора с памятью в режим машинного цикла считывания информации.10 Высокие потенциалы единичного вьг хода триггера 28 синхронизации и нулевого выхода триггера 29 записи Формируют на первом выходе блока 1 45 управления и синхронизации разрешающий потенциал открывания приемопередатчиков 2, а синхроимпульс входа 17,...

Номер патента: 1151974

Опубликовано: 23.04.1985

Авторы: Букатин, Екимов, Чебатко, Яблонский, Ялин

МПК: G06F 12/00

Метки: доступа, памяти

...к группе информационных вьиодов блока, управляющий вход регистра подключен 25 к управляющему входу блока, выходы регистра подключены к входам узла приоритета, выходы которого являются выходами приоритетности блока.На фиг. 1 изображена структурная 30 схема системы доступа к памяти; на фиг. 2 - структурная схема буферного регистра данных на фиг. 3 - струк)туриая схема блока обработки запросов; на фиг. 4 - структурная схема блока индивидуального управления, иа фиг. 5 - пример конкретной реализации узла приоритета.Система доступа к памяти содержит , М процессоров 1, 1( блоков 2 памяти, 40М мультиплексоров 3 данных, В буферных регистров 4 данных, 1( мультиплексоров 5 адреса, 1( регистров 6 адреса, 1( блоков 7 обработки запросов, 1(...

Номер патента: 1160424

Опубликовано: 07.06.1985

Авторы: Зеленко, Панов, Попов

МПК: G06F 12/00

Метки: доступом, общей, памяти

...соединены с адресным выходом устройства, группа входов записи устрбйства подключена к вторым входам элементов И второй группы, 1 О выходы которых соединены с управляюзими входами входных регистров группы и информационными входами Э-триггеров группы, группа входов считыва,ния устройства подключена к вторым 15 входам элементов И третьей группы, выходы которых соединены с управляющими входами выходных шинных формирователей, информационные входы входных регистров группы подключены к группе информационных входов устройства, выходы входных регистров группы соединены с инФормационными входами шинных формирователей второй группы, выходы элементов И первой группы ф 5 соединены с управляющими входами информационных регистров группы и...

Номер патента: 1164718

Опубликовано: 30.06.1985

Авторы: Волоско, Лысков, Рахов, Савченко

МПК: G06F 12/00, G11C 7/08

Метки: блоком, памяти

...29подключены к входу 19 и выходу 22распределителя 4, а его входы 18и 9 соединены соответственно с выходами 21 и 20. Временная диаграмма сигналов на входах 18 и 19 и выходе 22 распределителя 4 приведенана фиг. 2 б,На фиг. 3 дан пример выполнениякоммутатора 5 режима, содержащегоэлементы И 30-37 и элементы ИЛИ 38и 39.Устройство обеспечивает работув режимах "Запись", "Считывание","Выборка", "Контроль информации"и работает следующим образом.В режиме "Затясь" из контроллера АИС (не показан) по линии 3на вход коммутатора 5 поступаетсигнал, соответствующий режиму"Запись"При этом на выходах 5и 17, коммутатора 5 появляются управляющие потенциалы, которые поступают на вход ключа 27 и черезэлемент 10 - на вход счетчика 7,подготавливая их к...

Номер патента: 1177856

Опубликовано: 07.09.1985

Авторы: Горбель, Околотенко, Петренко, Семененко

МПК: G06F 12/00

Метки: запоминающее

...который Фор. мирует новый адрес для записи слова входной информации. Кроме того, синхроимпульс записи с выхода второго элемента ИЛИ 9 через первый эле мент 13задержки поступает на синхро. вход блока 2 записи, при этом информа" ция с выходов регистра 11 переписывается в основные, а показания счетчика 7 - в дополнительные разряды ячей-Ю ки накопителя 1. Через элементы 13 и 132 задержки синхроимпульс записи поступает иа вход "Сброс" счетчика 7, тем самым .обнуляя его, и на синхровход регистра 11, при этом информа ция, присутствующая в этот момент на входах устройства, записывается в регистр 11. Дальнейшая запись новых 6 2кодовых комбинаций происходит аналогично,Если же, начиная с какого-то момента времени, входная информацияостается...

Номер патента: 1188783

Опубликовано: 30.10.1985

Авторы: Лысиков, Седаускас, Яковлев

МПК: G06F 12/00

Метки: информации, сдвига

...вход блока 1 коммутаторов;Ъ 1, который поступает на второй вход первого коммутатора 5.В третьем коммутаторе 17 с приходом сигнала РО при наличии сигнала 02 с выхода второго дешифратора 4 вырабаты 5 1 О 20 вается сигнал Н 2, который поступает на второй вход блокакоммутаторов и на второй вход элемента ИЛИ - НЕ 146 блока 37 коррекции четности.В четвертом коммутаторе 8 по сигналу РО с приходом очередного синхросигнала по входу 22 устройства вырабатывается сигнал Р 2, который поступает: на пятый вход блока 19 управления и сбрасывает триггер 1 13 в нуль, в результате чего сигнал 0 вырабатываться не будет; а также на третий вход блокакоммутаторов, в которомпо сигналам 5 и Н 2 происходит сдвиг вправо информации, поступающей на вход четвертой...

Номер патента: 1198526

Опубликовано: 15.12.1985

Автор: Павел

МПК: G06F 12/00

Метки: адреса, внешней, выбора, памяти

...обработанной ячейки внешней ступени запоминающего устройства )подключена к второй группе входов 15, - 15. К входов схемы 1 сравнения. Вход 16 запроса на выборку страницы подключен к входу элемента И 5. Выходы 17.1-17,М мультиплексора являются адресными выходами устройства. Устройство работает следующимобразом,В момент, когда внешняя запоминающая ступень может осуществитьзапрос на выборку соответственнона перенос новой страницы, в устройство выбора адреса запоминающейсистемы передается весь фронт входных запросов, которые передают всезапросы на передачу новой страницы,и все запросы на выборку выделеннойстраницы.Адреса вызванных запросомстраниц этогй фронта последовательно подаются на первую группу входов. 10.1 - 1 О.Ы сигнала и...

Номер патента: 1238054

Опубликовано: 15.06.1986

Авторы: Апыхтин, Трушин, Фихман

МПК: G06F 12/00, G06F 3/05

Метки: аналоговых, буферная, ввода, данных, многоканальное, память

...триггер 8 обслуженного модуля 1 в нулевое состояние, что приводит к снятию запроса от этого модуля. К моменту прихода заднего фронта с третьего выхода счетчика 28 через элемент ИЛИ 33 на С-вход триггера 26 на 0-входе будет установлен уровень логической 1, если запросы были сформированы несколькими модулями процедура записи повторится, в противном случае на Р-входе триггера 26 будет сформирован уровень логического О и триггер перейдет в нулевое состояние, при этом будет возобновлено фор- мирование ступенчато изменяющегося образцового напряжения до появления очередного запроса. По достижению ступенчато изменяющимся образцовым напряжением границы диапазона счетчик 3 формирует импульс Переполнение, который через элемент ИЛИ 3...

Номер патента: 1242968

Опубликовано: 07.07.1986

Авторы: Корнеев, Митяков

МПК: G06F 12/00

Метки: буферное, запоминающее

...разрядов5 счетчика 7 адресов записи и счетчика 8 адресовсчитывания на выходе сумматора 17 по модулю два появится сигнал "Запрос", который через первый элемент И группы 3 и первый элемент ИЛИ группы 6 выдает приемнику информацию для запроса на считывание им из устройства информации.Импульсы тактовой частоты считывания переводят в состояние "1" триггер 13 и, если в этот момент нет сигнала, разрешающего запись на выходе элемента И 9, элемент И 10 разрешит включение триггера 15 по первому импульсу опорной частоты.Сигнал с выхода триггера 15 (сигнал разрешения считывания) разрешит прохождение кода адреса с выходов счетчика 8 адресов считывания через группу 2 элементов И и группу 5 элементов ИЛИ на адресные входы накопителя 21. Также этот...