G11C — Запоминающие устройства статического типа

Номер патента: 1785040

Опубликовано: 30.12.1992

Авторы: Бородавко, Корженевский, Уханов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...29 коррекции ошибок, 20 да Рида-Соломона,вьход которого является.информацйонным.:;: . Блок 19 обнаруженйя ошибок содержит8 выходом устройства, кроме того, разряды,":. блоки обнаружения ошибок в 1-.том модуле,выхода первого блока 20 формирователя". элемент ИЛИ, элемент ИЛИ-НЕ и элеменгсиндрома соединены С соответСтвующими И, Каждай блокобнаруженияошибокв 1-том, .разрядами первого входа блока 24 сравне модуле содержит группу сумматоров по мония, с разрядамй четвертого входа блока 28: . дулю два и элемент И, Функциональная схеанализа ошибок и с вторыми входами соот-:ма . и описание работы блока 19ветствующих элементов И первого 26 блока, . обнаруженйя ошибок приведены в (4).: выход блока 28 сумматоров по модулю дваподключены к второму входу...

Номер патента: 1785041

Опубликовано: 30.12.1992

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: исправления, обнаружения, ошибок

...является оптимальной дляисйравленйя одиночных пакетных ошибок иобнаружения Двойных ошибок в полупроводниковых системах хранения информации,Расширенные (по сравнению с прототипом) Функцйональные возможности заявленного устрриства объясйяютСя гем, что"данное устройство способно исправлятьошибки различйой конфигурации, а именно,двойные, групповые и пакетные ошибки (иих сочетания), а также обнаруживать трехчетырехбитовые ошибки; двойные ошибкиЗаписи, и т,п, -Позтомузаявленное устрОйство можетбыть оптимально использовано в вычисли-тельных сетях, представляющих собой симбиоз ЭВМ, запоминающих устройств и:линий связи, имеющих разную специфйкувознйкновенйя ошибок и их конфигурацию,Прймеыение заявленного устройства ввычислительных сетях...

Номер патента: 1785042

Опубликовано: 30.12.1992

Авторы: Лелькова, Насакин, Погорелов

МПК: G11C 29/00

Метки: диагностирования, оперативной, памяти

...ошибки. Получаем А(7,8) =- О, А(9) = 1, Таким образом сформировался5 10 15 20 25 30 35 40 45 ваются в исходное состояние триггеры 76 -82 через соответствующие им элементыИЛИ 65, 67, 71, 69, 70, 73, 72, счетчик 86логаута устанавливается в состояние "О". С приходом сигнала суммарной корректируемой ошибки на управляющий вход 29 регистра 62 сдвига начинает вырабатывать следующие такты;1 такт - триггер 76 устанавливается в состояние единицы и сигнал управления чтением блока 15 через элемент ИЛИ 68 поступает на выход 32 блока 13;2 такт - вырабатывается сигнал управления переписью содержимого блока 15 на счетчик 16 (выход 37 блока 13);3 такт - сбрасывается триггер 76 через элемент ИЛИ 63 и формируется сигнал "плюс" единица (выход 38 блока...

Номер патента: 1786508

Опубликовано: 07.01.1993

Авторы: Венжик, Рыбалко

МПК: G11C 11/40

Метки: памяти, элемент

...каким-либопотерям в цикле записи, Так, при запис объектом, (третий ключевой элемент нахоЛог.0 на шину адреса подается высокий, адится в открытом состоянии), как следует из формулы (1) напряжение Лог.О на выходе 0 ячейки памяти будет равно Опор. третьего ключевого транзистора, что затрудняет использование данного выхода ячейки памяти дальше в схеме.. Наиболее близким по технической сущности является схема элемента памяти, содержащая два запоминающих транзистора с каналом М-типа, два нагрузочных транзистора с каналом Р-типа, транзистор связи с каналом М-типа, ключевой транзистор с каналом й-типа, исток которого соединен с истоком первого запоминающего транзистора и подключен к шине нулевого потекциала, затвор подключен к первой...

Номер патента: 1788523

Опубликовано: 15.01.1993

Автор: Рандошкин

МПК: G11C 11/14

Метки: доменных, доменосодержащей, магнитоодноосной, пленке, рандошкина, скорости, стенок

...на расстояние, большее характерного размера локальной неоднородности в пленке внаправлении перемещения ДС,Локальную неоднородность в доменосодержащей пленке формируют локальнымуменьшением толщины пленки, с помощьюлокальной ионной имплантации, путем воздействия на пленку сфокусированным импульсным лазерным излучением с длинойволны в области поглощения доменосодержащей пленки, путем пропускания импульса тока через токопроводящий резистивныйэлемент, находящийся в контакте с доменосодержащей пленкой, или путем импульсного акустического воздействия на пленку.Сущность изобретения заключается вследующем. Экспериментально установле.но, что при импульсном перемагничиваниимагнитоодноосных пленок, в частности, монокристаллических пленок...

Номер патента: 1790002

Опубликовано: 23.01.1993

Авторы: Ребане, Ренге

МПК: G11B 11/03, G11C 13/04

Метки: информации, копирования, носителей, оптических, фильтров

...умеренной ин1790002 35 одного оригинала, на материал копии одновременно с его экспонированием воздействуют излучением с длиной волны 250 - 520 нм и интенсивностью 1 - 10 мВт/см, при этом излучение направляют на материал ко пии в пределах телесного угла в 2 лстерадиан,Формула изобретения Способ копирования оптических фильтров или носителей информации по авт. св, К. 1742859, о т л и ч а ю щ и й с я тем, что, с целью повышения качества копирования и увеличения количества копий, получаемых с 45 50 Саста в и тел ь С. Ил ьчукТехред М.Моргентал Корректор Н.Милюкова Редактор Заказ 351 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский...

Номер патента: 1790006

Опубликовано: 23.01.1993

Авторы: Службин, Темерти, Ястребов

МПК: G11C 11/14

Метки: доменах, запоминающего, магнитных, накопитель, устройства, цилиндрических

...и пространстве магнитнымрельефом, создаваемым протекающими токами.За исходное состояние примем такое,когда канал ввода - вывода 2 свободен отЦМД, а регистры хранения информации 3заполнены ЦМД 24 и 25, находящимися впозициях, обозначенных как А,Считаем, что при положительном направлении тока 2, 2", 3 и 3" домены фикси 1790006руется в позициях А, Г канала ввода - вывода 2 и А , Г регистров хранения информации 3 соответственно.Накопитель может работать в одном из трех режимов: запись, считывание или поиск информации.В режиме записи информации ЦМД 26 и 27 зарождаются в узле генерации 6 и путем подачи в проводники 2 и 2" двухфазных разнополярных импульсов тока (фиг. 3), сдвинутых друг относительно друга во времени на одну четверть периода,...

Номер патента: 1791849

Опубликовано: 30.01.1993

Автор: Варламов

МПК: G11C 11/40

Метки: памяти, элемент

...памятиЭВМ,Целью изобретения является увеличение информационной емкости элемента памяти,На чертеже представлена электрическая схема элемента памяти,Элемент памяти содержит два ключевых транзистора 1, 2, два транзистора связи3, 4, два нагрузочных резистора 5, 6, разделительные элементы на диодах 7, адреснуюшину 8, две разрядные шины 9, 10, шинысчитывания 11, шину питания 12, шину нулевого потенциала 13,Устройство работает следующим образом.П ри записи информации работа тратера ничем.не отличается от. работы обычного 20статического триггера, Операция считывания любой информации также ничем не отличается от операции считывания статическоготриггера,Диоды 7 могут быть либо подсоединены 25к шинам 11, либо не подсоединены, в зависимости...

Номер патента: 1791850

Опубликовано: 30.01.1993

Автор: Сапего

МПК: G11C 11/40

Метки: триггер

...элемента 2 И-НЕ 3 соединен с концом первичной обмотки трансформатора 5 и первым выводом резистора 2, первый вход элемента 2 И-НЕ 4 соединен с началом вторичной обмотки трансформатора 5 и первым выводом резистора 1 второй вход элемента 2 И-НЕ 4 является вкодом установки ячейки памяти, выход элемента 2 И-НЕ 4 соединен с началом первичной обмотки трансформатора 5, анодом диода б и является прямым выходом ячейки памяти, вторые выводы. резисторов 1, 2, катоды диодов 6, 7 соединены между собой и подключены к шине питания. Число витков первичной и вторичной обмоток трансформатора 5 и величины резисторов 1, 2 должны быть одинаковы,Устройство работает в трех режимах; записи информации, в режиме хранения информации и в режиме восстановления...

Номер патента: 1791851

Опубликовано: 30.01.1993

Авторы: Шашко, Шляхов

МПК: G11C 29/00

Метки: запоминающее

...отличия".На чертеже изображена структурная схема предлагаемого устройства,Устройство содержит блок 1 кодирования, первую и вторую группы регистров 2, 3 сдвига, содержащих секции 4 сдвига, накопитель 5, содержащий колонки б микросхем 7 памяти, мультиплексоры 8, декодер 9, адресные входы первой группы устройства 10, 17918515 10 15 20 25 30 35 40 45 50 55 входами 10 первой группы устройства, входы управления мультиплексоров 8 обьединены и являются адресными входами 11 второй группы устройства, выходы мультиплексоров 8 соединены с соответствующими входами декодера 9, выходы которого подключены к выходной информационной шине 14, Организация связей между адресными входами первой группы устройства выполнена аналогично известному...

Номер патента: 1793475

Опубликовано: 07.02.1993

Авторы: Борисов, Исаев, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...разрядов записываемого слова, считывание информации по заданному адресу аргумента,55 вание), конъюнктивное считывание строк и столбцов накопителя, параллельный ассо 15 20 ла" совпадений в результате проведения параллельного ассоциативного поиска по строкам ассоциативного накопителя 1, а информационные выходы присоединены к соответствующим информационным входам первого 18 шифратора, выходы которого являются адресныМи выходами первой 31 группы устройства,Шина 32 управления устройством определяет следующие входы, являющиеся управляющими входами устройства: вход 33 - записи в накопитель 1, вход 34 - чтения из накопителя 1, вход 35 - записи в регистр опроса блока 13 регистров опроса и маскирования данных; вход 36 - записи в регистр...

Номер патента: 1794261

Опубликовано: 07.02.1993

Авторы: Бирюков, Брик, Крупский

МПК: G11C 17/00

Метки: запоминающее

...(при вертикальной тройной ошибке устройство работает правильно, т,к. через соответствующие коммутаторы 9 все ошибочные разряды пройдут откорректированными - от основных блоков коррекции 4.Одиночные ошибки в случаях, показанных на фиг.2 б и в, будут откорректированны обычным путем (как при фиг,2 а),Рассмотрим теперь случаи с двойнымиошибками (фиг,2 г,д).При вертикальной двойной ошибке, показанной на фиг.2 г, она вместе с одиночной ошибкой будет откорректирована обычным образом, как при случае. показанном на фиг,2 а,При горизонтальной двойной ошибке (фиг.2 д) эта ошибка не будет откорректирована тем основным блоком коррекции 4, на входах которого имеется эта ошибка (т.к.обычный код Хемминга только обнаруживает, но не корректирует...

Номер патента: 1795519

Опубликовано: 15.02.1993

Авторы: Розенблат, Юрченко

МПК: G11C 11/14

Метки: ассоциативное, блоховских, вертикальных, запоминающее, линиях

...же совокупность отличительных признаков и проявляющие при этом те же свойства, что и предлагаемое техническое решение, т.е. предлагаемое техническое решение, по мнению авторов, соответствует критерию "существенные отличия".На фиг,1 и 2 изображены элементы ассоциативного запоминающего устройства на ВБЛ соответственно в момент ввода слова опроса и в момент осуществления логической операции сравнения,Устройство содержит магнитаодноосную пленку 1 с осью легкого намагничивания, перпендикулярной поверхности пленки. На поверхности пленки расположены стабилизированные полосовые домены 2, содержащие ВБЛ 3, генераторы 4 ЦМД 5, каналы ввода 6 и вывода 7 ЦМД, детекторы ЦМД 8, каналы продвижения верхушек полосовых доменов 9, совмещенные с...

Номер патента: 1795520

Опубликовано: 15.02.1993

Авторы: Лашевский, Попова

МПК: G11C 11/40

Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое

...и регистров 22 - контрольных разрядов. Выход второго элемента задержки 13 соединен со входом элемента И 26 блоков коррекции 10. Другой вход элемента И 26 соединен с выходом элемента И 29 блока сравнения, Выход элемента И 26 соединен со вторым входом элемента ИЛИ 27, со вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ 18 и входом блока записи контрольного разряда 20,Устройство работает следующим образом,Сигналы с адресных входов 17 устройства поступают на вход дешифратора 3, а с выходов его через адресные усилители 4 - на адресные транзисторы, выбранных дешифратором ячеек памяти 1 и 2 информационных и контрольных разрядов. Информационные сигналы со входов 6 устройства через элементы НЕРАВНОЗНАЧНОСТЬ второго вида 18 подаются на...

Номер патента: 1795521

Опубликовано: 15.02.1993

Авторы: Кононов, Коняев, Коробков, Шаповалов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...массива данных на входы 14, 20 подается импульс высокого логического уровня, сбрасываются триггеры 33, 40, произвольно установившиеся при включении питания, в логических блоках 2 и блоках 4 записи, на выходах совпадения 27 логических блоков 2 устанавливается низкий логический уровень, на выходе формирователя сигнала "есть информация" 7 (первом выходе устройства) устанавливается низкий логический уровень, на выходе формирователя сигнала "готовность" 8 (втором выходе устройства) устанавливается высокий логический уровень, на вход 19 подается импульс высокого логического уровня, триггеры ЗЗ логических блоков 2 переводятся в единичное состояние, на первом выхо-де устройства устанавливается. высокий логический уровень. Затем на...

Номер патента: 1795522

Опубликовано: 15.02.1993

Авторы: Кочин, Лукьянович, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, б и 9 соответственно установлены в нулевое состояние. По сигналу "Пуск" блок 2 управления начинает формировать тактовые импульсы, импульсы обращения и импульсы синхронизации, следующие с рабочей частотой Г проверяемого блока 14 постоянной памяти,Тактовые импульсы поступают на вход третьего счетчика 9 и на второй вход второго коммутатора 8, импульсы обращения - на проверяемый блок 14 постоянной памяти и вход формирователя 10 сигнала "Строб", а импульсы синхронизации - на вход синхронизации блока 1 логического анализа. С выхода третьего счетчика 9 сигнал типа "меандр" поступает на управляющий вход первого коммутатора 7 и первый вход второго коммутатора 8, с выхода которого тактовые импульсы с частотой 0,5 Р поступаютна первый...

Номер патента: 727023

Опубликовано: 23.02.1993

Авторы: Минков, Соломоненко

МПК: G11C 11/409, G11C 7/00

Метки: динамического, записи, запоминающих, информации, накопителя, однотранзисторных, считывания, элементах

...столбец 5 матрицы15памяти (накопителя), усилители 6 считывания, буферный усилитель 7, шины8 ввода-вывода, ключи 9 выборки, дешифратор 10 строк, дешифратор 11столбцов и транзисторы 12 предзарядд числовых шин,Управляющие сигналы СЕ, Ф 1, Ф 2 иФ 3 вырабатываются схемой управлениякристалла ЗУ (на чертежах не показана).Перед обращением (интервал времени до момента ) все шины 1 через .открытые транзисторы 12 подключены копорному напряжению Евеличина которого выбрана средней между уровнями"0 и "1. В это время ключевые транзисторы элементов 1 закрыты, а усилители считывания 6 находятся в неак 25тивном состоянии, так как они отклюцены от общей шины и их нагрузочныетранзисторы закрыты (Ф 2 = О) . В момент временитранзисторы 12 закрываются, и...

Номер патента: 1798815

Опубликовано: 28.02.1993

Автор: Четвериков

МПК: G11C 11/41, G11C 29/00

Метки: восстановлением, динамическое, запоминающее, информации

...на входе 20 устройства устанавливается состояние логического нуля на время, необходимое для просмотра всего объема памяти и исправления ошибок, В этом случае со входа 20 устройства логический нуль поступает на вход управления мультиплексора 3, что устанавливает его в режим передачи информации с выхода мультиплексора 4 на вход установки триггера 16, тем самым разрешается его работа, и на вход блока 11 управления. Блок 11 управления начинает вырабатывать сигналы выборки строк и столбцов, которые поступают в накопители 2 и 5, Под воздействием этих сигналов в накопителях 2 и 5 происходит считывание информации по адресу, который поступает на адресные входы накопителей с выходов адресного счетчика 7 через мультиплексоры 1 и б. Считанная...

Номер патента: 1801227

Опубликовано: 07.03.1993

Авторы: Бирюков, Брик, Владимиров, Крупский, Назаров

МПК: G11C 17/00

Метки: запоминающее

...11 коммутаторов 9 данной строки пройдут выходные сигналы данного блока .коррекции 6.Откорректированные сигналы 11 с вы, ходов вп коммутаторов 9 без изменений пройдут через сумматоры 12 по модулю два (управляемые инверторы). Это произойдет потому, что выходные сигналы 16 всех элементов И 13 будут равны "0" (так как двойные ошибки отсутствуют, и все сигналы двойных ошибок 8 блоков коррекции 6 будут равны "0"). Таким образом, на выходы 17 управляемых инверторов 12, являющихся выходами устройства, пройдет откорректированный па-разрядный код (и строк по а столбцов) из блоков коррекции 6 группы 4.Рассмотрим теперь показанные на фиг.2, б, в случаи с двойными ошибками.При вертикальной двойной ошибке, показанной на фиг. 2, б, она вместе с...

Номер патента: 1805496

Опубликовано: 30.03.1993

Авторы: Алдабаев, Беседовский, Конарев, Перекрестов

МПК: G11C 11/00

Метки: запоминающее

...байту он подается сматрицы 55 на групповой информационный 5вход элемента 59, на вход контрольного разряда которого поступает "1" с выхода блока2, и подвергается проверке на нечетность,Результат проверки с элемента 59 поступает на выход 30 блока 5 и в дальнейшем 10является контрольным разрядом к данномубайту. Одновременно с этими действиямибит, подлежащий записи в байт,.по цепи ДОчерез шинный формирователь 63, выход 23блока 6 поступает на второй вход элемента 15ИСКЛЮЧАЮЩЕЕ ИЛИ 11 через элементИЛИ - Н Е и, в зависимости от состояния сигнала на первом его входе, выдается в прямом или инверсном виде через выход 24 навход селектора 4, Так как на первом его 20входе уже имеется бит, подлежащий замене, то происходит сравнение этих битов.Если...

Номер патента: 1805497

Опубликовано: 30.03.1993

Автор: Веселовский

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...на шину 62,- на вход элемента 99 И поступил сигналс единичного выхода триггера 32, который5 при установленном в единичное состояниетриггера 31 и при наличии сигнала разрешения на выходе инвертора 98, поступает навход элемента 103 ИЛИ и выдается в шину 62.Блок 35 контроля цикла ЗУ работает10 следующим образом. На входы запуска таймеров 108 и 106 поступают сигналы с элементов 26, 2 ИЛИ.соответственно,Элементы 26, 27 ИЛИ включены для резервирования элементов 19, 20 ИЛИ. При этом15 в зависимости от того, от какого канала организуется обращение к ЗУ, запускается тотили иной таймер 106, 108, который начинаетсчет импульсов, поступающих от генератораимпульсов 109, Остановка таймеров и сброс20 в исходное состояние осуществляется сигналом "Конец...

Номер патента: 1805498

Опубликовано: 30.03.1993

Авторы: Ефашкин, Михно, Поспелов

МПК: G11C 11/40

Метки: запоминающее

...в полупроводниковом слое область обеднения, Например, в качестве электрода 2 используется кремний и- типа проводимости. В этом случае на электрод 2 подается потенциал положительной полярности относительно электрода 3, Поляризации сегнетоэлектрика происходит таким образом, что.в полупроводниковом слое индуцируется дополнительный положительный заряд или уходит отрицательный - возникает обедненная область, Будем это состояние называть логическим О. Перевод в состояние логического 0 осуществляется1805498 2 либо сразу всего массива, либо блочно (постранично).Слой 2 может полностью покрывать поверхность слоя 1. В таком случае все устройство представляет собой одну страницу, 5 осуществляется стирание всей страницы,Слой 2 может быть...

Номер патента: 1805499

Опубликовано: 30.03.1993

Авторы: Борисов, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...заднему фронту сигнала 40. ничный потенциал, Если хранится логическийРежим коньюнктивного считывания "0", то единичный потенциал установится настрок ассоциативного накопителя 1 анало- выходах 22 и 24. В первом случае выходы 11гичен вышерассмотренному за исключени- и 12 соответствующего элемента памяти 25 10 15 20 25 30 35 40 45 50 55 сохранят потенциал логической единицы и в соответствующий разряд второго 32 регистра фиксации реакций занесется единица по заднему фронту сигнала 40, Во втором случае выходы элементов И 48 и 50, а следовательно, и первый 11 и второй 12 выходы этого элемента памяти 2 обнулятся, и в соответствующий разряд второго 32 регистра фиксации реакций занесется ноль по заднему фронту сигнала 40,Режим коньюнктивного...

Номер патента: 1805500

Опубликовано: 30.03.1993

Автор: Крыжановский

МПК: G11C 19/00

Метки: запоминающее

...обращении (при этом код адреса нулевой). В этом случае на выходе элемента 15 ЦЛИ 2 будет сформирован уровень логического нуля и задержанный элементом 13 задержки сигнал обращения не пройдет через закрытый элемент И 14 и не установит в ".1" триггер 6, но пройдет через открытый 20 элемент И 4 на выход 19 считывания и обеспечит считывание текущего кода регистра 7 сдвига информационный выход 15 устройства (практически без затрат времени). Если в очередном обращении считывается какой-то новый код, отличающийся отпредыдущего, то код адреса будет отличныйот нулевого и тогда сигнал обращения совхода 21 поступит через открытый элемент30 И 14 и установит в единичное состояние.триггер 6. В результате элемент И 8 откроется для прохождения с входа 21...

Номер патента: 1805501

Опубликовано: 30.03.1993

Автор: Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...записан в ячейку памяти 1,1и на ее первом управляющем выходе 10,т.е. на выходе 16 регистра, появится значение "0", на его последовательных информационных входах 15.0 и 15,1 снова можетбыть выставлено значение "0", что инициирует рг пространение стирания информации в ячейках памяти 1, которое достигнет 30в этот раз ячейки памяти 1,6,Далее через последовательные информационные входы 15.0 и 15,1 регистра внего может быть послан третий разрядсдвигаемого кода, который достигнет ячей. ки памяти 1.4, затем снова инициированпроцесс стирания, который распространится до ячейки памяти 1,3 включительно и,наконец, записан четвертый (последний)разряд сдвигаемого кода, который достигнет ячейки памяти 1,2, после чего в ячейкепамяти 1.1 информация...

Номер патента: 1805502

Опубликовано: 30.03.1993

Авторы: Князькин, Колесников

МПК: G11C 29/00

Метки: регистра, сдвига

...со схемой контроля рсдвига, При этом чем меньше колразрядов в каждой группе, тем меньмени требуется на обнаружение нености в регистре сдвига,Если контролируемый регистр рется на неравные группы, напригруппы из и и К разрядов. где Кисхемой контроля соединяются выхоследнего разряда каждой из групп,жащих К и и разрядов, и выходы послразряда каждой группы из (и+ К) разРаботаустройства для контроляра сдвига осуществляется следующизом.На каждый из входов сумматора по модулю два 3 поступают сигналы с выходов контролируемого регистра сдвига 1 задержанные на и тактов рабочей частоты по отношению к сигналам, поступающим на соответствующие входы сумматора по модулю два 2, и на выходах дополнительного регистра сдвига 4 и сумматора по модулю...

Номер патента: 1805503

Опубликовано: 30.03.1993

Авторы: Николаев, Чумак

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...же ни в одной ячейке первого ассоциативного накопителя 19 адреса, совпадающего с адресом обращения, нет, т. е. Х 1 = =О, то кодовое слово записывается в накопитель 1 в прямом коде. (Оповещающий сигнал Х 1 = 0 поступает на первый 41 вход блока 18 управления и через элемент 68.НЕ открывает по одному из входов элемент 60 И, На второй вход элемента 60 И поступает единичный сигнал со входа 47, на третий - единичный сигнал с выхода 0 3 регистра 52510 15 20 второй 15 выходной регистр. В зависимостиот значения (и + 1)-го дополнительного 32.25разряда регистра 15 с регистра 15 выдается сдвига, что обеспечит установку в нуль третьего разряда регистра 52 и установку в единицу шестого разряда, Таким образом, сигналы У 4, У 5, Уб не формируются, а...

Номер патента: 1807521

Опубликовано: 07.04.1993

Авторы: Бруевич, Куликов

МПК: G11C 7/00

Метки: динамической, памяти, полупроводниковой, регенерацией

...в результате на его выходе формируется лог. "1", выдаваемый на выход 16 устройства в виде сигнала "Запуск". Последний поступает в формирова тель синхросигналов ОЭУ, который может быть выполнен на основе регистра сдвига или линии задержки,В ответ на сигнал "Запуск" формирователь синхросигналов выдает в устройство два синхросигнала: СС 1, поступающие на синхронизирующий вход 15, и задержанный относительно него на некоторое время СС 2, поступающий на синхронизирующий вход 18. Низкий уровень синхросигнала СС 2 проходит на вторые. входы элементов И - НЕ 1 и 4 и вызывает появление на их входах лог. "1", что приводит к завершению выдачи сигналов ВАЯ и САЗ, Первый синхросигнал СС 1 поступает на вход синхронизации триггера 5 и, так как...

Номер патента: 1807522

Опубликовано: 07.04.1993

Авторы: Куренной, Пахомов

МПК: G11C 19/00

Метки: буферное, запоминающее

...и н выходе элемента 4 - низкий уровень и, сле довательно, чтение запрещено.Запись высоким уровнем на выходе эле мента 8 разрешена.При приходе импульса записи счетчик изменяет свое состояние и на выходе схем 7 - нйзкий уровень, который разрешает запись, и считывание. При количестве чте ний, равном количеству записей, чтени опять запрещается, В ситуации, когда чте ние отсутствует, а происходит только запись. т.е, буфер заполняется при появлении на выходе схемы 7 высокого уровня, происходит запрет записи высоким уровнем с прямого выхода триггера 11. В остальном функционирование аналогично прототипу. Таким образом, при сохранении функционирования устройства схемная реализация проще. чем в прототипе.Формула изобретения Буферное запоминающее...

Номер патента: 1807523

Опубликовано: 07.04.1993

Авторы: Куренной, Пахомов

МПК: G11C 19/00

Метки: буферное, запоминающее

...адреса считывания, счетчик адреса записи счетчик адреса считывания, счетчик управле ния, первый и второй элементы И, первый и второй блоки сравнения, 1 ил,высокого, разрешающего запись уровня. Таким образом разрешается запись в блок памяти. При приходе записывающих и считывающих импульсов счетчик 4 следит за тем, чтобы его состояние не было равно "0" (буфер пуст) или все разряды не были равны ОО "1", что указывает на переполнение буфера, (, при этом срабатывает блок 8, вырабатывая на выходе низкий уровень запрета записи. уТаким образом, при сохранении Функционального назначения буферное запоминающее устройство имеет более простуюсхемную реализацию,180 Н 23 рого соединены с соответствующими входами дешифратора считывания, выходы...