G11C — Запоминающие устройства статического типа

Номер патента: 1644227

Опубликовано: 23.04.1991

Автор: Бедертдинов

МПК: G11C 11/14

Метки: доменной, памяти

...в память блока 3 формирования фазовой и временной диаграмм заносится последовательность управляющих воздействий на функциональные элементы накопителя 10. В токовые элементы 12 подаются прямоугольные импульсы тока, причем пауза межтуды тока при известном значении опорного напряжения, которые позволяют определить диапазон возможных значений сопротивления шины соответствуюшего функционального элемента накопителя 10.В цикле функционального контроля в процессе работы устройства, синхронизируемой блоком 2, в накопитель 10 записываются и из него считываются кодовые последовательности, С помощью блока 4 формирования данных осуществляется перевод кодов из параллельной формы в последовательную при записи и из последовательной формы в...

Номер патента: 1644228

Опубликовано: 23.04.1991

Авторы: Баркова, Варданян, Колчанов

МПК: G11C 11/14

Метки: доменной, памяти

...устанавливает первый таиггер 14 обмена в "1", тем самым разрешая прохождение импульсов через третий элемент И 6 на счетный вход счетчика 18 макродиаграммы. Счетчик 18 макродиаграммы начинает выдавать данные со своих выходов на первые входы узлов 58 и 59 совпадения второго блока 20 сравнения,При этом первый узел 58 совпадения второго блока 20 сравнения вырабатывает сигнал, который разрешает срабатывание переключателя ввода страницы. Таким образом вырабатываются сигналы макродиаграммы, определяющие числа страниц проверяемой микрасборки и разрешающие срабатывание таких ее функциональных элементов, как репликатары и переключатели ввода и вывода,Последнюю группу сигналов макродиаграммы составляют сигналы, разрешающие работу...

Номер патента: 1644229

Опубликовано: 23.04.1991

Автор: Вербовецкий

МПК: G11C 11/42

Метки: ассоциативный, запоминающего, коррелятор, многоканальный, оптический, устройства

...каждому и"му ассоциативному при 5 10 15 1 Д 25Д 35 40 45 50 55 знаку ссо, .Втствовала и-я строка оптических сигналов, отображающая на выходе блока 1 все р-е (где р = 1, 2, 3, , Я,- число разрядов В признаке) разряды и-го признака на одной и той же длине волны А, отличающейся от длин волн, на которой отображаются остальные (и) признаки, Причем эти оптические сигналь отображают ассоциативные признаки например, или в коде Рида-Маллера, между двоичными знаками которого, представленными в прямом парафазном коде, располагаю ся опорные разряды в простом коде, или В коде Рида-Уаллера, двоичные знаки которого представлень, В прямом коде Манчестера т,е., когда каждый двоичный знак признака представляется во времени, например, 1644229двумя...

Номер патента: 1644230

Опубликовано: 23.04.1991

Автор: Вербовецкий

МПК: G11C 11/42

Метки: ассоциативного, запоминающего, коррелятора, многоканального, модуль, оптического, устройства

...спектральный излучаемый блок 1так, что, например, разряды р (где р ==1, 2, 3,5, а 3 - максимальная разрядность признака) каждого признака поступают последовательно на один и тот жеизлучатель блока 1, соответствующий э гомупризнаку. Блок 1 преобразует электрические сигналы, например, таким образом,чтобы всем р разрядам и-го ассоциативногопризнака соответствовала своя Ж длинаволны света. При этом разряды разных и-хпризнаков представляются пучками с разными длинами волн, т.е напримерЬ ФЖ ФЪФА. Эти оптические сигналы отображают, например, ассоциативныепризнаки в коде Рида-Маллера, двоичные,знаки кото,о"о представлены в прямом коде Манчестера(т.е., когда каждый двоичныйзнак признака представляется во времени,например, двумя состояниями...

Номер патента: 1644231

Опубликовано: 23.04.1991

Авторы: Николаев, Раев, Храпко

МПК: G11C 29/00

Метки: диагностированием, запоминающее, ошибок

...кода с выходов блока 3 делается вывод об исправности блока 3. В ,простейшем случае преобразователь 7 имеет.2 р. на выходе, из которых один указывает наличие ошибки в блоке 2, второй - в блоке 3.Преобразователь 8 осуществляет преобразование поступающих на него кодов от преобразователей 6 и 7 в удобную для быст рой диагностики форму. П ри этом и ринимаются в расчет код адреса и режим работы, т,е. на входы преобразователя 8 поступают также код адреса (или его старшие разряды,служащие для дешифрации составных частей блока 2), код режима "Запись-считывание" и импульс "Выборка" (при записи и считывании). С выходов преобразователя 8 в рассматриваемом простейшем случае снимается 6-разрядный код, в котором один разряд указывает на...

Номер патента: 1644232

Опубликовано: 23.04.1991

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...режиме "Запись" поступающие на группу 12 входов устройства слова. информации, содержащие М двоичных разрядов, преобразуются в блоках 1,1, 1.2 1.г в г слов по Я разрядов, которые записываются в ячейку блока 2 памяти, адресуемую в соответствии с кодом на входах 14 и 15 устройства, Старшие разряды кода адреса (входы 15) через дешифратор 9 выбирают столбец матрицы микросхем памяти, а мледшие разряды кода адреса (входы 14) - ячейку памяти выбранных микросхем. Информационная избыточность на этапе запи- си и хранения слов в блоке 2 памяти, образованная блоками 1 кодирования, используется в дальнейшем для обнаружения, исправления и диагностики ошибок в процессе считывания информации.В режиме "Считывание" производится выборка слова иэ блока 2...

Номер патента: 1644233

Опубликовано: 23.04.1991

Авторы: Баранов, Березин, Кузьмин, Маринчук, Поплевин, Сушко

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...накопителя и за условиями эксплуатации устройства в состав ОЗУ введен также элемент ИЛИ 15 и триггер 16. Если при считывании слова из накопителя 1 в нем схемой 5 формирования синдрома обнаружена ошибка (ненулевой код синдрома), на выходе элемента ИЛИ 15 буде сформирован сигнал логической "1", а триггер 16 переключится в состояние "1", Такое состояние триггер 16 будет сохранять до момента вывода информации о нем на выходы 11 устройства. Для этсга на вход 10 поступает сигнал высокаа уровня, переключающий мультиплексор 13 на вывод информации с выходов мультиплексора 14. Если на этапе подобной проверки на выходе элемента ИЛИ 15 установлен сигнал уровня логического "О" ,т,ее данный момент из накопителя 1 считывается слово, не содержащее...

Номер патента: 1645997

Опубликовано: 30.04.1991

Авторы: Ивановский, Чендрикова

МПК: G11C 5/12

Метки: запоминающих, магнитных, матриц, обмоток, пленках, плетения, цилиндрических

...из зацепления с челноком 19 или 22 и продолжает перемещение лод склиэом5997 6 5 10 15 20 25 30 35 40 45 50 55 164 30 батана 14. Ролик 32 каретки 25 н это время находится на горизонтальном участке линейки 33, штырь 27 контактирует с отверстием 28 челнока 19 или 22 и ведет один из челноков 19 и 22 по склизу 30 батана 14 в раскрытом зеве 55 основы 3.Далее ролик 31 попадает на другой наклонный участок линейки 33, часть каретки 25 со штырем 26 поднимается, штырь 26 через паз 29 склиза 30 батана 14 снова входит в зацепление с отверстием 28 челнока 19 или 22 и начинает вести челнок 19 или 22 далее по склизу 30 батана 14. В это время ролик 32 каретки 25 проходит по наклонным участкам линейки 33 под склизом 30 батана 14 аналогично рслику 31. В...

Номер патента: 1645998

Опубликовано: 30.04.1991

Авторы: Вельмакин, Исаев, Огнев

МПК: G11C 17/00

Метки: информации, памяти, подмены, постоянной

...уже занята), то увеличивается на единицу содержимое счетчика в блоке26 записи и осуществляется переход к пункту б рассматриваемого алгоритма. 10 40 45 50 55 15 20 5 30 35 Инкрементирование счетчика в блоке 26 записи продолжается до тЬх пор, пока не будет найдена свободная ячейка в одной из страниц. Если этого не произошло, то на выходе 30 устанавливается признак переполнения устройства.5. Наличие признака одиночной подмены в блоке 1 памяти и прязнака одиночной подмены в блоке 3 памяти. Это свидетельствует о том, что одиночная подмена уже производилаСь,В этом случае по установленному адресу в блоках 1 и 3 памяти записываются признаки двойной подмены, а в блоке 81 памяти - новое слово подмены.6. Наличие признака двойной подмены в...

Номер патента: 1645999

Опубликовано: 30.04.1991

Авторы: Альбов, Грибков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...совпадении пришедшего адреса с заданным на селекторе 8 адреса последний вирабатывает сигнал, разрешающий работу дешифратора 5, блока 9 управления и регистра 7 признаков. С дешифратора 5 на один из формирователей 6 импульса подается сигнал, разрешающий формирование импульса напряжения питания на соответствующей шине питания запоминающего модуля 4 и блоке 11 согласования нагрузки. Блок 9 управления, начиная работу одновременно с дешифратором 5, через время задержки вырабатывает сигнал выключения формирователей 6 импульса и затем сигнал записи выбранной информации в регистр 7 признаков и включения формирователя 1 О разрядного тока, выход которого осуществляет активное рассасывание заряда с формирователя 6 импульса, обеспечивая его более...

Номер патента: 1646000

Опубликовано: 30.04.1991

Авторы: Кнаб, Красиленко, Лищинская, Михальниченко, Фролов

МПК: G11C 19/00

Метки: оптоэлектронный, регистр, сдвига

...ячейке 8 й памяти по цепи: первыйбиспин-фотоприемник 12, первый светодиод 9 и индикационный светодиод11 протекает ток, под воздействиемкоторого появляется сигнал на оптическом выходе светодиода 11. Оптический сигнал от возбужденного первогосветодиода 9 облучает второй биспинфотоприемник 13 этой же ячейки 8 й ноэтого недостаточно для перевода второго биспин-фотоприемника 13 в состояние "1", поскольку действует сигнал на выходе 7В следующий момент времени с подачей световог у импульса на выход 6управляющий шины и при отсутствииего на выходе 7 включается второйбиспин-фотоприемник 13, а первыйбиспин-фотоприемник 12 выключается,причем второй биспнн-фотоприемник 13включается раньше, чем выключаетсяпервыйр поскольку время...

Номер патента: 1646001

Опубликовано: 30.04.1991

Авторы: Галкин, Квашенников

МПК: G11C 19/00

Метки: буферное, запоминающее

...счетчиком 3, из накопителя 1 поступает через блок 20 элементов ИЛИ на инФормационный вьход 11 устройства.Значения вь.ходов счетчиков 3 н 9 сравниваются элементом 36 сравнения в блок 4 сравнения. При достижении равенства этих значений едициччый сигнал с выхода элемента 36 сравнения г.остугаст ца третий вход элемента И 37, на пе сом входе которого уже находи;ся сигнаг разрешения с выхода триггера 35. Первый же импульс с тактового входа 13 через элемент И 3/ поступает на Б-вход триггера 29, в результате чего на выход 12 устройства паступает единичный сигнал оконча.ия считывания, на выход 19 - сига. снятия включения излучения. Устройсто прекращает выдачу информации. Триггеры 28, 27 и 30 5 10,Ю 75 30 35 40 45 50 и сч тчик 31...

Номер патента: 1646002

Опубликовано: 30.04.1991

Авторы: Андрианов, Бушмелев, Вобленко

МПК: G11C 11/14, G11C 29/00

Метки: кубов, магнитных, матриц, памяти, пленках, цилиндрических

...2 в нулевое состояние, а триггер 3 - в единичное. В конце программы редима Нормализация происходит запись инФормации в проверяемый элемент памяти однократно.После установки триггера 3 в единичное состояние импульсы от генератора 1 запускают распределитель 6 импульсов. Распределитель 6 импульсов вырабатывает программу режима "Разрунение 1" - многократную запись разрушающей инФормации в соседние с проверяемым элементы памяти матрнцы, Счетчик 9 циклов считает количество6002 10 15 5 164 циклов записи н в конце последнего цикла устанавливает триггер 3 в нулевое состояние, прекращая тем самьи режим "Разрушение 1", а триггер 4 - в единичное, запуская распределитель 7 импульсов, Распределитель 7 импульсов вырабатывает программу режима...

Номер патента: 1575797

Опубликовано: 07.05.1991

Авторы: Ефименко, Лапицкий, Петровский, Прибыльский, Яковлев

МПК: G11C 11/00

Метки: запоминающее

...7,8 и блоки 16,17 на выходы 19,20 при наличии раэрещающего сигнала на входах 22,23 и науправляющих входах 24-26. Информация,записанная в накопитель 4, может бытьсчитана независимо по любому из выходов 19-21 по адресам, задаваемым на.входах 13-15. Сигналы, поступающиена входы 22,23, определяют режим прохождения информации; минуя накопитель4 или считывание с накопителя 4. 1 О Формула изобретенияЗапоминающее устройство, содержащее накопитель, блок АЬрмирователей записи, дешифратор записи, первый и второй мультиплексоры считывания, первый и второй дещифраторы считывания, первый и второй буферные блоки, причем информационные входы блока формиРователей записи являются ин 1 ЬормационНыми входами устройства, выходы бло ка...

Номер патента: 1647647

Опубликовано: 07.05.1991

Авторы: Игнатьев, Кошманов, Михайлов, Мызгин, Протасов

МПК: G11C 7/00

Метки: запоминающего, источник, опорного, параметрический, устройства

...22, 26 при изменении уровней напряжений на входах 18 и 19 напряжение на шине 27 должно соответствовать среднему от высокого и низкого логических уровней напряжений на входах 18 и 19, Падение напряжений на резисторах 24 и 25 приводит к формированию низких логических уровней на базах транзисторов 28 и 29, в результате чего эти транзисторы оказываются запертыми и не влияют на уровни напряжений на выходах 30, 31. Падение напряжения на резисторе 32 создается колекторным то. ком транзистора 33, зто напряжение значительно меньше, чем на резисторах 24 и 25, поэтому базовый потенциал транзистора 34 выше чем у транзисторов 28, 29, транзистор 34 формирует уровни напряжений на выходах 30 и 31 в соответствии со следующим выражением: О = -- (О...

Номер патента: 1647648

Опубликовано: 07.05.1991

Авторы: Логинов, Рандошкин, Трошин, Чани, Червоненкис

МПК: G11C 11/14

Метки: информации, магнитооптического, носителя

...диапазон раствора-расплава не соответствует областипервичной кристаллизации граната (первой кристаллизующейся фазой при охлаждении системы из гомогенного состоянияявляется феррит-гранат), Для указанногосоотношения компонентов первой кристаллиэующейся фазой является фаза с негранатовой структурой, однако при внесении внгг 948 1 г,6 зг 17,г з,о1 ОО П р и м е ч а н и е: (Эр-удельное фарадеевское вращение на длине волны 600 н Составитель О.РозентальРедактор А.Мотыль Техред М,Моргентал Корректор О,Кравцова аз1404 Тираж 354 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород. ул. Гагарин раствор-расплав...

Номер патента: 1647649

Опубликовано: 07.05.1991

Авторы: Мержвинский, Стринжа, Ходаковский

МПК: G11C 11/42, G11C 13/04

Метки: оптический, транспарант

...напряжения. смещения.Устройство работает следующим образом В режиме записи на электрические входы устройства подается двоичный код адреса выбираемой ячейки матрицы, В соответствии с адресом активизируется один выход дешифратора 1 строк и один выход дешифратора 2 столбцов При этом открывается один из ключей выбора строки блока 3 и один из ключей выбора столбцов блока 4. На второй вход блока ключей строк подается сигнал записи, который проходит через открытый ключ строк, диод пц и ЖК- структуру ЖЦ выбранной электрооптической ячейки и открытый ключ столбцов. Через другие электрооптические ячейки сигнал не проходит, так как другие диоды строки заперты напряжением смещения, поступающим от источника смещения через резисторы В 1 - Й 4. В...

Номер патента: 1647650

Опубликовано: 07.05.1991

Авторы: Голубцов, Косяков, Пархоменко, Харламов

МПК: G11C 19/00

Метки: регистр

...50 вый основной разряд состоит из триггера, элемента НЕ, элемента И-ИЛИ, элементаИ-НЕ и элемента ИЛИ/ИЛИ-НЕ, а резервный разряд состоит из триггера, элемента НЕ и элемента И-НЕ, причем С-входы триггеров каждого разряда являются тактовым входом регистра, а В- и Я-входы соединенысоответсвенно с входом и выходом элемента НЕ данного разряда, прямой выход триггера каждого основного разряда соединен спервым входом первой группы элемента ИИЛИ данного разряда, выход которого является соответствующим информационным выходом регистра, первый вход второй группы элемента И-ИЛИ каждого основного разряда, кроме последнего, соединен с прямым выходом триггера последующего разряда, а первый вход второй группы элемента И-ИЛИ последнего основного...

Номер патента: 1647651

Опубликовано: 07.05.1991

Авторы: Гордеев, Кучинский, Лихачев, Якушев

МПК: G11C 19/00

Метки: регистр

...поступающих на установочные входы, осуществляется схемой защиты, реализованной на формирователях 10, 14, элементе И-НЕ 1. элементе 7 задержки и элементе ИЛИ 4, которые работает аналогично описанному (фиг.2, поз,28 - 30).Импульс, сформированный на инверсном выходе формирователя 14, разрешает работу формирователей 12 и 13, ячеек 16 памяти по установочным входам, а также блокирует работу регистра по тактовому входу 22, тем самым определяя приоритет установочных входов(фиг,2, поз,26, 29), Кроме того, за счет взаимной блокировки формирователей 12 и 13 введен приоритет первого пришедшего по входам установки управляющего импульса (фиг.2, поз.29 -32), Сформированный на прямом выходе соответствующего формирователя 12 или 13 сигнал по...

Номер патента: 1647652

Опубликовано: 07.05.1991

Авторы: Гетало, Коваленко, Смелый

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в точке Б;С 1 и С 2 - емкости элементов 3 и 4.Кроме того, один из неподвижных контактов потенциометра 6 можно соединить с шиной нулевого потенциалаустройства, так как для получения эффекта перестройки необходимо создать только падение напряжения на потенциометре 6. Поэтому если один из неподвижных контактов потенциометра подключен к источнику положительного напряжения, а другой к шине нулевого потенциала устройства, то, изменяя положение подвижного контакта потенциометра 6, например, в сторону уменьшения потенциала в точке Б, можно не только уменьшить на пряжение на элементе 3 (в точке А), но и изменить его знак, т.е. перейти в область отрицательных значений выходного сигнала, что является несомненным достоинством такого способа...

Номер патента: 1647653

Опубликовано: 07.05.1991

Авторы: Крайнова, Ляхов, Улыбин, Чаадаев

МПК: G11C 29/00

Метки: коррекции, ошибок, цепей

...в "0" инверсный выход триггера 8 включает блок коррекции и устанавливает уровень логического "0" на втором входе элемента 5 для сравнения результатов поразрядной проверки работоспособности схемы коррекции. Прямой выход триггера 8 этапа самоконтроля открывает элемент И 14, Аналогично первому этапу во время каждой паузы в обращении регистром 6 будет последовательно по каждому разряду считываемого кода имити 1647653роваться ошибка, которая всякий раздолжна быть обнаружена в блоке 13 иоткорректирована блоком 12. На выходеблока 4 сравнения при исправной схемекоррекции по каждому разряду должен устанавливаться уровень логического "0". Результат каждой проверки на данном этапесамоконтроля по переднему фронтусигналаобращения...

Номер патента: 1647654

Опубликовано: 07.05.1991

Авторы: Белоусов, Лагутин, Потапенко, Рубанов

МПК: G11C 29/00

Метки: памяти, постоянной, программирования, схем

...обеспечение получается простое, так как для отработки цикла программирования необходимо только подать сигнал запуска, далее устройство все отрабатывает автономно. Такое программное обеспечение берет на себя функции формирования адресов, контроля записанной информации и не требует изменения при появлении новых типов ПЗУ. Количество формирователей 21 равно четырем, так как в общем случае схемы памяти различаются числом адресных входов, входов данных, напряжений питания и выбора кристалла или входа для импульса программирования. 5 10 15 20 25 30 35 40 45 50 55 Таким образом, структура устройства получается с весьма высоким уровнем регулярности, что особенно важно в условиях массового производства, Блок 8 может быть выполнен в...

Номер патента: 1647655

Опубликовано: 07.05.1991

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...выбирается не менее времени выборки оперативной памяти. Увеличение остальных трех тактов генератора 12 при, отработке четырехтактных операций "Чтение" или "Запись" не происходит.Стимуляция входов данных блока 1 памяти осуществляется через буферный элемент 18 и шинный формирователь 11 дешифратором 5, что соответствует тестированию блока 1 памяти по алгоритму теста "Мара" с диагональным перебором данных.Поскольку при каждом проходе адресов эталон считываемой из блока 1 памяти информации соответствует состоянию выходов дешифратора 5 в предыдущем проходе адресов, то он и формируется подачей циклически сдвинутых в сторону младших выходов дешифратора 5 на вторые входы блока 3 сравнения. Поскольку при подаче питания ячейки блока 1 памяти...

Номер патента: 1649546

Опубликовано: 15.05.1991

Авторы: Гришуткин, Новиков, Пхакадзе, Рухая

МПК: G06F 11/00, G11C 29/00

Метки: парафазный, триггер

...типа константы0 элементов И 3 и 4 проявляются навыходах 16 и 17 при подаче входноговоздействия с весовым состоянием 5и подачей команды "Установка в "О"на вход 20, Правильность Аункционирования сумматоров 6 и 7 по модулю два,и элементов И 9-11 проверяется путемподачи входных воздействий с весовымсостоянием 1 и 8. Проверка функционирования сумматора 8 по модулю два,элемента НЕ 12 и элемента И 9 осуществляется путем подачи входного воздействия с весовым состоянием 6 и управляющего воздействия на вход 19 пара"Аазного триггера,Изобретение обеспечивает повьппение достоверности Аункционированиятриггера за счет Аормирования кода( ) ) или ( 11на выходе триггерап поступлении на его входы запреще х входных воздействий или припоявлении...

Номер патента: 1649614

Опубликовано: 15.05.1991

Авторы: Жучков, Кирпаль, Косов, Кугутов, Росницкий, Савельев, Степанян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...В случае возникновения одиночной ошибки в блоке коррекции 13 производится ее корректировка, В блоке декодирования, кроме того, формируются сигналы "Корректируемая ошибка" или "Некорректируемая ошибка" для каждого из накопителей 2 блока памяти 1, которые передаются в соответствующие разряды первого регистра 6,После этого, откорректированное число через мультиплексор 14 по сигналу "Чтение корректируемого числа" передается на информационные выходы устройства. Код числа непосредственно с выходного регистра 5 по сигналу "Чтение некорректируемого числа" поступает через мультиплексор 14 на информационные выходы устройства.В режиме контроля блоков и узлов запоминающего устройства контролируется работа блоков контроля 9 и 10, блока кодирования...

Номер патента: 1649615

Опубликовано: 15.05.1991

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...разрядов 1 а 3. и 1 Ъ,1 (1 = 1-М; х, 1 = 1-и)двух проверочных плоскостей ь и Вкодовой матрицы трехмерного кода(Фиг.3) и происходит в два этапа.В режиме "Запись" на управляющийвход 13 устройства поступает и 1", ана информационные входы 8-8 И устройства с входной магистрали данных од 2новременно поступают К -разрядныхсообщений (где К = п), каждое из 25которых при отсутствии ошибок должно содержать нечетное количествоединиц.На первом этапе цикла "Запись"каждая К -разрядная группа входов28 обрабатывается независимо от другик групп входов: 88 И ,1,8(+,),.. ,8 И соответствующим блоком 1 и индикатором неисправностей5 Р. При этом в каждом блоке 1(фиг,2и 4) в соответстппи с подматрйцейН двумерного кода, Формируютсяконтрольные разряды по...

Номер патента: 888732

Опубликовано: 23.05.1991

Авторы: Визнер, Есьман, Пилипович, Шматин

МПК: G11C 11/42

Метки: голографическое, запоминающее

...резервный фотоприемный блок б, рабочийФотоприемный блок 7, первый коьс:утатор 8, блок усилителей считыванияблОк управляемых элементов заде,"г.; -ни 10, блок формирования импульсов11, второй коммутатор 12, блок стробирсвания 13, блок управления 14, блокконтроля 15, позиционно-чувствительный фотоприемник 16, регистр адреса17, блок сравнения 18, преобразователь напряжение - код 19,В ГЗУ лазер 1 оптически связан сосветоделительным элементом 2. Первыйвыход светоделительного элемента 2оптически связан через поляризатор 3с рабочим и резервным Фотоприемнымиблоками 7 и 6, Второй вь 1 ход светсделительного элемента 2 оптически связанчерез дефлектор 4 и матрицу голограмм 5 также с рабочим и резервнымФотоприемными блоками 7 и б. Блокусилителей...

Номер патента: 1651321

Опубликовано: 23.05.1991

Автор: Болотов

МПК: G11C 27/00, G11C 27/02

Метки: аналоговое, запоминающее

...Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Устройство содержит первый и второй транзисторы 1 и 2, накопительный элемент 3 на конденсаторе, стабилизирующий элемент 4 на резисторе, повторитель 5 напряжения и первую и вторую шины 6 и 7 питания устройства.Устройство работает следующим образом.При подаче на вход устройства аналогового напряжения транзисторы 1 и 2 отпираются, а на элементах 4 и 3 устанавливаются напряжения, пропорциональные входному. После окончания действия входного аналогового напряжения транзисторы 1 и 2 запираются, путь разряда элемента 3 через элемент 4 исключается, а потому напряжение на элементе 3 будет с определенной точностью сохраняться запоминается) до...

Номер патента: 1364093

Опубликовано: 30.05.1991

Авторы: Петухов, Шаромет

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...этого момента начинается регенерация аналоговой информации в канале с адресом 1. По окончании регенерации этого канала содержимое счетчика 5 опять наращивается на единицу, после чего производится регенерация в следующем канале. Таким образом будет происходитьрегенерация последовательно всех кана 5 1 360936 лов устройства до появления на выхо- торого соединены с информационными де переполнения счетчика 5 сигнала входами блоков аналоговой памяти, цифпереполнения. Этот сигнал, появляющий- роаналоговый преобразователь, вход ся как реакция счетчика 5 на передний которого соединен с выходом блока опефронт сигнала одновибратора 11, обну- ративной памяти, информационный вход5ляет триггер 10, инверсный выходной блока оперативной памяти является...

Номер патента: 1654869

Опубликовано: 07.06.1991

Автор: Солонин

МПК: G11C 7/00

Метки: программатор

...напряжение питания (8,75 В для КР 556 РТ 1), а источник 3 - импульсы прожига на выводе Е раэреше 1ния программирования (17 В для .КР 556 РТ 1) . Коммутатор 14 под управлением формирователя 1 соединяет свой выход 21 с входом 19, В результате на выводе СЯ ПЛМ Аормируются импульсы (амплитудой 10 В для КР 556 РТ 1), основанием которых является высокий ТТЛ-уровень, Контроль информации, занесенной в матрицы ИЛИ, аналогичен контролю информации, занесенной в матрице НЕ, с той лишь разницей, что на входы А 1-Аб адресный код подается ТТЛ-уровнями.При программировании матриц И на выходы В 1-Вб адресный код подается ключами блока 5 ТТЛ-уровнями благодаря закрытым ключам б, 12 и наличию диода 15, а на входы А 1-А 16 за исключением одного -...