Устройство для контроля памяти

-24 Р98 ПАМЯТИчис- к тестов. 5 ил,1 Р СЛ 7 Ч 17 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛ(56) Электронная промьппленнос1975, В 8, с. 78-82,Авторское свидетельство ССУ 1129656, кл. С 11 С 29/00,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ(57) Изобретение относится клительнай технике, в частнастустройствам для контроля блок 0 1316052 мяти. Цель изобретения - повышениедостоверности контроля, Устройствасодержит блок 1 управления, формирователь 2 управляющих сигналов, формирователь 3 адресных сигналов, формирователь 4 тестовых сигналов, формирователь 5 сигналов записи и считьвания, счетчик 6 адреса, мультиплексор 7 адреса, блок 8 сравнения,элементы И 10-12, элемент 13 задержки, элемент И 14 и блок 15 памятитестов. В устройстве реализованааппаратно-программная организация1 131Изобретение относится к вычислительной технике, в частности к устройствам для контроля блоков памяти,Цель изобретения - повышение достоверности контроля,На фиг, 1 изображена структурнаясхема устройства для контроля памяти;на фиг, 2 - функциональная схемаформирователя управляющих сигналов;на Фиг, 3 - функциональная схемаформирователя тестовых адресных сигналон; на фиг. 4 - функциональнаясхема блока управления; на фиг, 5функциональная схема формирователясигналов записи и считывания,Устройство для контроля памяти(фиг, 1) содержит блок 1 управления,формиронатель 2 управляющих сигналон,формирователь 3 адресных сигналов,формирователь 4 тестовых сигналов,формирователь 5 сигналов записи исчитывания, счетчик 6 адреса, мультиплексор 7 адреса и блок 8 сравнения.Устройство подключается к блоку 9контролируемой памяти. Устройствотакже содержит первый 10, второй 11и третий 12 элементы И, элемент 13задержки, элемент И 14 и блок 15 памяти тестов. Устройство имеет адресный 16 и информационный 17 входы,вход 18 сброса, вход 19 режима работы, вход 20 пуска, первый 21, второй 22, третий 23 и четвертый 24входы записи и индикаторный выход 25,формиронатель 2 управляющих сигналов содержит (фиг, 2) счетчик 26,элемент И-НЕ 27, мультиплексор 28информации, мультиплексор 29 адреса,буферное запоминающее устройство(ЗУ) 30, первый 31, второй 32, 1 ретий 33, четвертый 34 и пятый 35элементы И, первый 36 и второй 37элементы ИЛИ, элемент НЕ 38 и дешифратор 39. формирователь 4 тестовых сигналов (Фиг. 3) содержит счетчик 40, мультиплексор 41 адреса, мультиплексор 42 информации, буферное запоминающее устройство 43, мультиплексор 44 операнда, первый 45 и второй 46 элементы ИЛИ, первый 47, второй 48 и третий 49 элементы И, дешифратор 50 и сумматор 51. формирователь 3 адресных сигналов выполнен по схеме, аналогичной схеме формйронателя 4.Блок 1 управления (фиг. 4) содержит триггер 52, генератор 53 импуль 6052 2сон, элемент И 54 и первый 55 ивторой 56 элементы задержки,Формирователь 5 сигналов записим считывания (фиг, 5) содержит первый 57, второй 58 и третий 59 элементы И.Устройство работает следующимобразом.В подготонительном режиме на10 вход 19 устройства подается высокийпотенциал, который поступает на управляющие входы мультиплексора 7 ад-.реса и формирователей 2-4,Мультиплексоры 7, 28, 29, 41 и 4215 устроены так, что при высоком уровне на их управляющих входах выходымультиплексоров повторяют информацию оцной группы входов, а при низком уровне другой.20 Таким образом, в подготовительном режиме код, поданный на вход 16,через мультиплексор 7 поступает наадресные входы блока 15, через мультиплексор 29 на адресные входы бу 25 ферного ЗУ 30 и через мультиплексоры 41 на адресные входы буферныхЗУ 43 формирователей 3 и 4.Аналогично код, поданный на вход17 устройства, поступает на информа 30 ционные входы блока 15, через мультиплексор 28 на информационные входы буферного ЗУ 30 и через мульти"плексоры 42 на информационные входыбуферных ЗУ 43,Для записи информации в блок 15на вход 21 записи надо подать положительный импульс.Для записи информации в буферноеЗУ 30 импульс надо подавать по вхо 40 ду 22 записи, который, пройдя черезэлемент ИЛИ 37, записывает соответствующую информацию.Для записи информации в буферноеЗУ 43 формирователя 3 надо подавать45 импульс по входу 23 записи, который,пройдя через элемент ИЛИ 46, записывает информацию в буферное ЗУ 43,Аналогично записывается информация в буферное ЗУ 43 формирователя50 4, только в этом случае импульс необходимо подавать па входу 24 записи. Для перевода устройства в рабочий режим надо сначала установить счетчик 6 адреса в нулевое состояние подачей импульса по входу 18 сброса, после чего подать импульс на нход 20, который, поступив на блок 1 уп1316052 3равления, устанавливает триггер 52в единичное состояние, благодарячему тактовые импульсы генератора 53через элемент И 54 поступают на первый выход блока 1 управления и навход первого элемента 55 задержки.5Сигнал с выхода последнего поступает на вход второго элемента 56 задержки и на второй выход блока 1управления, а с выхода второго элемента 56 задержки на третий выходблока 1 управления. Таким образом,на выходах блока 1 управления формируются три управляющие серии импульсов, причем вторая серия управляющих импульсов задержана относительно первой, а третья относительно второй.Первый импульс первой серии управляющих импульсов поступает на 20вход считывания информации блока 5,в результате чего на его выходе устанавливается информация, записанная по ее нулевому адресу.Первые три разряда информационного слова блока 15 поступают навход кода операции формирователя 2и определяют его код операции (КОП).Следующие разряды блока 15, определяющие операнд, поступают на вход 30операнда формирователя 2.Выходы кода операции поступаютна входы дешифратора 39.Если КОП 1-000, то на первом выходе дешифратора 39 устанавливаетсявысокий уровень, благодаря чему импульс из второй серии управляющихимпульсов с второго выхода блока 1управления проходит через элементИ 31 на вычитающий вход счетчика 26, 40в результате чего содержимое последнего уменьшается на единицу,Если КОП 1-001, то высокий уровеньустанавливается на втором выходе дешифратора 39, благодаря чему импульс 45из второй серии управляющих импульсов с второго выхода блока 1 проходит через элемент И 32 на вход записи информации счетчика 26. При этом код операнда формирователя 2 через мультиплексор 29 проходит на его выходы идалее на адресные входы буферногоЗУ 30. В это время на выходе элемента ИЛИ 37 имеется низкий уровень,следовательно, буферное ЗУ 30 находится в режкие считывания, поэтомуна его выходах устанавливается информация, содержащаяся по адресу,заданному операндом. 4Если КОП 1-010, то высокий уровеньустанавливается на третьем выходедешифратора 39, благодаря чему импульс из второй серии управляющихимпульсов с второго выхода блока 1,пройдя через элемент И 33, поступает на суммирующий вход счетчика 26,увеличив его содержимое на единицу.Если КОП в 0, то высокий уровень устанавливается на четвертомвыходе дешифратора 39, благодаря чему импульс из второй серии управляющих импульсов, пройдя через элементИ 34 и элемент ИЛИ 37, записываетсодержимое счетчика 26 в буферноеЗУ 30 по адресу кода операнда.Если КОП 1-100, то высокий уровеньустанавливается на пятом выходе дешифратора 39. Если содержимое счетчика 26 не равно нулю, то на выходеэлемента И-НЕ 27, устанавливаетсявысокий уровень, который, пройдячерез элемент И 35, устанавливаетвысокий уровень на входе элементаИ 11. При этом импульс из третьейсерии управляющих импульсов, пройдячерез элемент И 11, поступает навход записи счетчика 6, записываяв него код операндаЭтот код в данном случае является адресом переходаи определяет адрес следующего обращения к блоку 15,Если на выходе элемента И-НЕ 27устанавливается низкий уровень (содержимое счетчика 26 равно нул),то на выходе элемента НЕ 38 устанавливается высокий уровень, которыйоткрывает первый элемент И 1 О, Импульс из третьей серии управляющихимпульсов, пройдя через элемент И 10,поступает на суммирующий вход счетчика 6, увеличив его содержимое наединицу, формируя адрес следующегообращения блоку 15.Если КОП 1-101, то на шестом выходе дешифратора 39 устанавливаетсявысокий уровень, который поступаетна вход элемента И 11, Благодаря этому импульс второй серии управляющихимпульсов проходит через элемент И 11и поступает на вход записи счетчика6, записывая в него код адреса перехода. Мнемоническое обозначение операции следящего блока с кодом операции 101-БПК.Очередные три разряда блока 15определяют код операции КОП 2 формирователя 3 и поступают на его входыкода операции. Следующие разряды5 131блока 15 задают операнд и поступают .на вход операнда блока формирователя 3.Если КОП 2-000, то на первом выходе дешифратора 50 устанавливаетсявысокий уровень, который поступаетна вход элемента И 47, Благодаряэтому импульс второй серии управляющих импульсов через элемент И 47проходит на суммирующий вход со счетчика 40, увеличив содержимое последнего на единицу,Если КОП 2-001, то импульс второйуправляющей серии через элемент И 48проходит на вход записи счетчика 40,записывая в счетчик информацию навыходе сумматора 51, При этом навыходе сумматора 51 имеются суммапредыдущего значения счетчика 40 исодержимое ячейки буферного ЗУ 43,адрес которого определяется кодомоперанда, поступающим через мультиплексор 41 на адресные входы буферного ЗУ 43Если КОП 2-010, то на третьем выходе дешифратора 50 устанавливаетсявысокий уровень, который, поступаячерез элемент ИЛИ 45 на вход элемента И 48, пропускает импульс второйсерии управляющих импульсов на входзаписи счетчика 40. При этом в счетчик 40 заносится содержимое буферного ЗУ 43Если КОП 2-011, то высокий уровеньустанавливается на четвертом выходедешифратора 50, благодаря чему импульс второй управляющей серии проходит через элемент И 49 и элементИЛИ 46 и поступает на вход записиинформации буферного ЗУ 43, записывая содержимое счетчика 40 в ячейкубуферного ЗУ 43, определяющую кодоперанда.Аналогичные операции выполняетформирователь 4. Последние два разряда блока 15, определяющие код операции КОП 4 формирователя 5, поступают на соответствующие входы последнего.Если КОП 4-01, то импульс второйгруппы управляющих импульсов проходит через элемент И 57 и поступаетна вход записи блока 9, записываяинформацию, сформированную при помощи формирователя 4, по адресу, сформированному на выходе формирователя 3.Если КОП 4-10, то импульс второйуправляющей серии проходит через60526 40 45 50 55 5 10 15 20 25 30 элемент И 58 и поступает на входсчитывания блока 9, считывая информацию по адресу, который поступаетот формирователя 3, Этот импульс,проходя через элемент 13 задержки,поступает на первый вход элементаИ 12, Если код, сформированный навыходе формирователя 4, отличаетсяот кода на выходе контролируемогоблока 9, то на выходе блока 8 срав-.нения устанавливается высокий уровень, который пропускает импульс че-,рез элемент И 12, Последний черезэлемент ИЛИ 14 поступает на входустановки в "0" триггера 52, перебрасывая его в состояние 0, В результате этого прекращается поступление импульсов на выходы блока 1управления и устройство останавливается. Одновременно на выходе 25 устанавливается высокий уровень, свидетельствующий о неисправности контролируемого блока 9.Если КОП 4-11, то второй управляющий импульс проходит через элементИ 59, элемент ИЛИ 14 и, поступая навход установки в "0" триггера 52,перебрасывает его в состояние "0",останавливая работу устройства.Предлагаемое устройство позволяетсформировать целый ряд тестов, в,частности: такие, как "шахматныйкод", "число - адрес", попарноесчитывание и др,1формула изобретения Устройство для контроля памяти, содержащее блок управления, один иэ входов которого является входом пуска устройства, счетчик адреса, вход сброса которого является входом сброса устройства, формирователь адресных сигналов, адресные входы и выходы которого являются соответственно адресными входами и выходами устройства, формирователь тестовых сигналов, формирователь сигналов записи и считывания, первый и второй выходы которого являются выходами записи и считывания, устройства, блок сравнения, одни из входов которого являются информационными входами первой группы устройства, выходы формирователя тестовых сигналов соединены с другими входами блока сравнения и являются информационными выходами устройства, о т л и ч а ю - щ е е с я тем, что, с целью повы/б /7 (У шенин достоверности контроля, в неговведены формирователь упранляющсссигналов, мультиплексор адреса, блокпамяти тестов, элементы И, элементзадержки и элемент ИЛИ, выход которого подключен к входу останова блока управления, первый выход которогосоединен с первыми входами первогои нторога элементов И, выходы которых подключены соответственно к счетному входу и к входу разрешения записи счетчика адреса, второй выходблока управления соединен с синхровходами формирователей управляющихсигналов, адресных сигналов, тестовых сигналов и сигналов записи исчитывания, третий выход блока управления подключен к входу считывания блока памяти тестов, вход записи которого является первым входомзаписи устройства, вторым, третьими четвертым входами записи которогоявляются соответственно входы записи формирователей управляющих,адресных и тестовых сигналов, выходблока сравнения соединен с первымвходом третьего элемента И и является индикаторным выходом устройства,выход третьего элемента И соединенс одним иэ выходов элемента ИЛИ,другой вход которого подключен к третьему выходу формирователя сигналов записи и считывания, нторой выход которого через элемент эадержкисоединен с вторым входом третьегоэлемента И, адресные входы блока памяти тестов подключены к выходаммультиплексора адреса, одни из информационных входов которого соединеныс выходами разрядов счетчика адреса, 10 другие информационные входы мультиплексора адреса и адресные входыформирователей управляющих и тестовых сигналов подключены к адреснымвхадаи устройства, управляющие вхо ды мультиплексора адреса и формирователей управляющих адресных и тестовых сигналов объединены и являютсявходом режима работы устройства,информационные входы блока памяти 20 тестов и формирователей управляющих,адресных и тестоных сигналов являются информационными входами второйгруппы устройства, информационныевыходы блока памяти тестов подключены соответственно к операционнымвходам формирователей управляющих,адресных и тестовых сигналов и формирователя сигналов записи и считывания, входы разрядов счетчика адреса 30 соединены с одним иэ информационныхвыходов блока памяти тестов.13 1605 2 Фиг. 9 Составитель В,РудаковТехред А. Кравчук Корректор Г.Решетник Редактор О,Головач Тирак 589 ПодписноеВНК 1 ПИ Государственного комитета СССРпо делам иэобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Закаэ 2370/55 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4