G11C — Запоминающие устройства статического типа

Номер патента: 1059629

Опубликовано: 07.12.1983

Авторы: Бостанджян, Жигалов, Ключевич, Перельмутер

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...которых соединены с одними из входов первого элемента И, выход которого является выходом формирователя, входами которого являются другой вход первого элемента И и входы дополнительных сумматоров по модулю два,При этом формирователь сигналов некорректируемой ошибки содержит элемент ИЛИ, выход которого подключен к одному из входов второго элемента И, выход которого является выходом формирователя, входами которого являются другие входы второго элемента И и входы элемента ИЛИ.Причем корректор информации содержит дешифраторы, матрицу элементов И и группы элементов И, первые входы которых подключены к выходам соответствующих дешифраторов, вторые входы объединены и являются одним из входов корректора информации, другими входами которого...

Номер патента: 1059630

Опубликовано: 07.12.1983

Авторы: Акопов, Маркарян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...б, выходы которого подключены к первым входам блока 2,выходы которого подключены к входам 60 дешифратора 3, выходы которого подключены к входам элемента ИЛИ 7Фи первым входам регистра 5, выходыкоторого подключены к выходу 11устройства и входам генератора 1, ф 5 выходы которого подключены к вторымвходам блока 2, управляющий вход которого подключен к управляющему входу генератора импульсов, к выходу триггера 10 и контрольному выходу 12 устройства, управляющий вход 13 которого подключен к входу генератора 5 импульсов, выход которого подключен к счетному входу регистра б и входу инвертора 9, выход которого подключен к счетному входу триггера 10, информационный вход которого 10 подКлючен к выходу элемента ИЛИ 7.Устройство работает...

Номер патента: 1061174

Опубликовано: 15.12.1983

Авторы: Кабаков, Мыльникова, Снигур, Ткаченко

МПК: G11C 29/00

Метки: памяти

...контролирующеготеста. 35 По сигналу "Пуск" с блока 7 Формирователь 1 вырабатывает управляющиесигналы, необходимые для функционирования проверяемого устройства намяти. 40 Управляющие сигналы, код операции; информационное слово и адрес через блок б поступают в проверяемое устройство, которое выполняет соответствующую операцию (запись или чтенче информации) с выбранной ячейкой памяти.В режиме чтение информационное слово с выходов контролируемой памяти через блок 6 поступает на инфор 45 50 мационные входы Формирователя 5, на,контрольные входы которого с выхода .формирователя 4 поступает контрольное информационное слово. Формирователь 5 управляет работой формирователя 1 и в случае наличия ошибок запрещает изменение адреса контроли...

Номер патента: 1061175

Опубликовано: 15.12.1983

Авторы: Белов, Чебышов

МПК: G11C 29/00

Метки: запоминающее, оперативное

...Выходы 10 и 11 накопителя 5 соедине ны-также с входами блока 18 поразрядного сравнения, выходы 19 которого подключены к одним входам четвертого коммутатора 20, другие входы которого соединены с выходами 10. и 11, .а выходы 21 и 22 коммутатора 20 подключены соответственно к другим инФормационным входам первого коммутатора 2 и к выходу устройства. Выходы 23 и 24 накопителя 5, выходы 25 и 26 блоков 16 и 17 свертки по модулю два., а также выход 27 блока 18 поразрядного сравнения соединены с блоком 28 управления, выход 29 которого соединен с управляющими входами коммутатора 2 и коммутаторов 12 и 13. Выход 30 блока 28 управления соединен с блоком 18 поразрядного сравнения, а; выходы 31, .32 и 33 блока 28 управления подключены к коммутатору...

Номер патента: 1061176

Опубликовано: 15.12.1983

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...с одними изконтрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистра числа и с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ. второй группы, вторые входы которых соединены с выходами сумматоров по модулю два второй группы, выходы"элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соединены соответственно, с входами .элементов НЕ первой и второй групп и входа первого и второго 55 элементов ИЛИ-НЕ, выходы элементов И перврй группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, вторые входы которых соединены с выходами регистра числа, 60 а выходы - с вторыми входами элементов ИЛИ первой группы, выходы первогои второго элементов...

Номер патента: 1062784

Опубликовано: 23.12.1983

Авторы: Вето, Вихров, Глебов, Засед, Минаев, Федотов

МПК: G11C 13/04

Метки: запоминающее

...считывания 1 .Недостатком этого запоминающего устройства с оптическим считыванием является сложность конструкции.Наиболее близким по технической сущности к изобретению является устройство, содержащее матрицу МНОП-элементов (металл-нитрид-окисел-полупроводник), взаимодействующих зарядовым механизмом с элементами регистров сдвига 2,Недостатком известного запоминающего устройства является также сложность конструкции, обусловленная наличием туннельно-прозрачного (менее 30 А) слоя окисла.Целью изобретения является упрощение запоминающего устройства.Поставленная цель достигается тем, что в запоминающем устройстве, содержащем полупроводниковую подложку, на одной поверхности которой нанесен изолирующий слой диэлектрика, электроды сдвига,...

Номер патента: 1062785

Опубликовано: 23.12.1983

Авторы: Баранов, Григорьев, Исаев, Поплевин, Савостьянов

МПК: G11C 11/4091, G11C 7/06

Метки: дополняющих, мдп-транзисторах, считывания, усилитель

...донапряжения переключения инверторов,которые открывают первый и второй разрядные транзисторы. При этом оба выхода усилителя обнуляются, причемэто состояние схемы сохраняется, что эквивалентно потере работоспособности запоминающего устройства.Поэтому известный усилитель неможет быть использован в случаепредъявления повышенных требований к разбросу пороговых напряжений-канальных транзисторов.1Цель изобретения - повышение надежности усилителя за счет устойчивости к изменению пороговых р-канальных транзисторов при сохранении высокого быстродействия.Поставленная цель достигается тем, что усилитель считывания для запоминающего устройства на дополняющих МДП-транзисторах, содержащий первый и второй переключающие р-канальные транзисторы,...

Номер патента: 1062786

Опубликовано: 23.12.1983

Автор: Кугаро

МПК: G11C 7/06, G11C 8/00

Метки: адресный, усилитель

...подключен к стоку седьмого зарядного транзистора и является одним выходом усилителя, исток второго зарядного транзистора подключен к стоку восьмого зарядного транзистора и является другим выходом усилителя, стоки первого и второго зарядных транзисторов, третьего и четвертого предзарядных транзисторов подключены к другой шине питания, сток адресного транзистора подключен к стоку первого нагрузочного транзистора.На фиг. 1 представлена схема предложенного адресного усилителя;на фиг. 2 - временная диаграмма егоработы. Адресный усилитель содержит адресный транзистор 1, конденсатор 2 (балансный), зарядные транзИсторы 335 и .4; предзарядные транзисторы 5 и б,конденсаторы 7 и 8 (передающие),разрядные транзисторы 9-14, истоки15 и 16...

Номер патента: 1062787

Опубликовано: 23.12.1983

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...что в запоминающее устройство, 45содержащее регистр числа, один извходов которого подключены к выходам усилителей считывания, а выходык одним из входов основных формирователей разрядных токов, основнойнакопитель информации, входы которого соединены с выходами основныхформирователей разрядных и адресныхтоков, а один из выходов - с информационными входами усилителй считывания, одыи из управляющих входовкоторых подключены к-выходу формирователя стробирующего сигнала, входкоторого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного накопителя, дешифратор адреса выходы которого подключены к входам основных формирователей адресных тОков, дополнительныйформирователь разрядных...

Номер патента: 1062788

Опубликовано: 23.12.1983

Авторы: Васильева, Касаткин, Кузнецова, Кузякин, Семенов

МПК: G11C 11/14

Метки: регистр, сдвига

...каналами продвижения плоских магнитных доменов, элементы связи, выполненные в виде магнитожестких аппликаций, изолирующий слой и проводники продвижения, содержит на изолирующем слое дополнительные элементы связи, выполненные в виде магнитомягких аппликаций, расположенных перпендикулярно низкокоэрцитивным каналам продвижения плоских магнит-, ных доменов.Проводники продвижения выполнены в виде наружной витой катушки индуктивности, ось которой параллельна,оси легкого намагничивания маг- . нитомягкой пленки.,На фиг. 1 показан схематически регистр сдвига, в разрезе; на фиг 2 - положения домена в течение такта продвижения, вид сверху. 65 Предлагаемый регистр сдвига (фиг. 1) содержит диэлектрическую подложку 1, на которую нанесена...

Номер патента: 1062789

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...входы подключены к выходам информационных регистров, выходы счетчиков импульсов группы соединены с одними из входов блока анализа информации, другой вход кото рого подключен к выходу счетчика импульсов, входы которого соединены соответственно с выходами дополни тельного регистра опроса и элемента И, первый вход которого подключен к другому выходу блока анализаинформации, а второй вход и управляющие входы счетчиков импульсовгруппы являются одними из управляющих входов устройства,На фиг. 1 показана структурнаясхема устройства; на фиг. 2 - селектор, пример выполнения; нафиг. 3 и фиг. 4 - блок анализа информации, примеры выполнения.Устройство содержит(фиг. 1) информационные регистры 1, основнойрегистр 2 опроса, селекторы 3, служащие для...

Номер патента: 1062790

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...селектора.Каждый арифметический блок содержит элементы И и ИЛИ и сумматоры, выходы которых подключены ко входам элементов И, выходы которых соединены со входами элементов ИЛИ, выходы которых являются выходами устройства, входами которого являются входы сумматоров.На фиг. 1 показана структурная схема устройства; на фиг. 2-4 - примеры выполнения арифметического блока.Устройство содержит (фиг. 1) информационные регистры 1, регистр 2 опроса, арифметические блоки 3, циф ро-аналоговые преобразователи 4, блоки 5 сравнения, индикаторы б и селектор 7, служащий для выделения экстремального значения сигнала.Арифметический блок (фиг. 2) со держит сумматоры 8, элементы И 9 и элементы ИЛИ 10.Вариант арифметического блока (фиг. 3) содержит сумматор...

Номер патента: 1062791

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...вход 23.25 Селектор 3, служащий для выделения модуля разности, содержит(фиг. 2)сумматор 24, коммутатор 25, элементы И 26 и элемент ИЛИ 27.Каждый блок 4 содержит (Фиг. 3)30 триггеры 28-30, элементы И 31-38,элементы НЕ 39-41, элементы ИЛИ 42и 43, элемент НЕРАВНОЗНАЧНОСТЬ 44,элемент ИЛИ в45 и элемент И-НЕ 46,Блок 5 в этом случае представляет со 35 бой элемент И 47,Другой вариант блока 4 содержит(фиг. 4) триггеры 48-50, элементыИ 51-67, элементы ИЛИ 68-74, элементы НЕ 75-78 и элемент НЕРАВНО 40 ЗНАЧНОСТЬ 79В этом случае блок 5 (фиг. 5)содержит элементы ИЛИ-НЕ 80-82, элемент ИЛИ 83 и инвертирующий пороговый элемент 84, который может содержать (Фиг. 6) )1 -1 элемент И 85,иэлемента ИЛИ 86 и элементИЛИ-НЕ 87.На временной диаграмме (фиг,...

Номер патента: 1062792

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...преобразователей, селекторы, группу блоков сравнения и индикаторы, введены цифро-аналоговый преобразователь, ключи, пороговый элемент, сумматор, блок сравнения и элементы И, выходы которых подключены к входам индикаторов, а входы соединены соответственно с выходами блока сравнения, порогового элемента и одними из выходов блоков сравнения группы, одни из входов которых соединены с выходом первого селектора и первым входом блока сравнения, а другие входы - с входами первого селектора, первыми входами ключей и выходами цифро-аналоговых преобразователей группы, входы которых подключены к выходам информационных регистров, одни из выходов блоков сравнения группы соединены со входами порогового элемента, а другие с вторыми...

Номер патента: 1062793

Опубликовано: 23.12.1983

Авторы: Абакумова, Вербовский, Зеленский, Капуловская, Кухарчук, Струтинский

МПК: G11C 21/00

Метки: блоках, информации, памяти, регенерацией

...- упрощение устройства.. Поставленная цель достигается тем, что в устройство для управления регенерацией информации в блоках памяти, содержащее блок управления, счетчик адресов строк, .блок задания адресов строк, причем первый вход блока управления является одним входу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первомувходу элемента И-НЕ, выход которогосоединен с вторым входом элементаИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, входкоторого является управляющим входомустройства и соединен совторым входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и является вторымвыходом устройства. На фиг. 1 приведена схема предлагаемого...

Номер патента: 1062794

Опубликовано: 23.12.1983

Авторы: Кузьмин, Мироненко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройства в режимевыборки и снижает его быстродействиеЦелью изобретения является повышение точности и быстродействия 60устройства,Поставленная цель достигаетсятем, что в аналоговом запоминающемустройстве, содержащем двенадцать , 65 активных элементов, выполненных в виде транзисторов, и три пассивных . элемента, выполненных в виде резисторов, один нывод первого резистора является входом устройства, другой вывод соединен с базами первого и второго транзисторов, эмиттеры кото- рых подключены к первым выводам второго и третьего резисторон соответственно, базы третьего и четвертого транзисторов соединены с эмиттерами пятого и шестого транзисторов соответственно, эмиттеры третьего и четвертого транзисторов являются выходом...

Номер патента: 1064318

Опубликовано: 30.12.1983

Авторы: Власов, Гаврилов

МПК: G11C 11/34, G11C 8/00

Метки: выборкой, накопителя, памяти, произвольной, элемент

...и снижение потребляемой мощности.Поставленная цель достигается тем; что в элемент памяти для накопителя с произвольной выборкой, содержащий шину выборки-записи строки, разрядную шину вы борки-записи, шину считывания и первый резистор, первый вывод которого соединен с шиной питания, введены второй резистор и лавинный двухэмиттерный транзистор, коллектор которого соединен с втоа пе вый 40 рым выводом первого резистора, п р эмиттер - с шиной выборки-записи строки, второй эмиттер - с шиной считывания, а база - с первым выводом второго резистора, второй вывод которого соединен с разрядной шиной выборки-записи.и 4На фиг. 1 изображен элемент памяти;на фиг. 2 - эпюры управляющих сигналов в различных режимах. Элемент памяти для пакоители,...

Номер патента: 1065883

Опубликовано: 07.01.1984

Авторы: Куриленко, Сидоренко, Хоружий, Хцынский

МПК: G11C 7/06

Метки: усилитель-формирователь

...транзистор отсечки, сток которого соединен с истоками ключевых транзисторов, исток - с шиной нулевого потенциала, а затвор подключен к шине управляющего сигнала, два разделительных транзистора, стоки которых являются соответственно инверсным и прямым входами усилительного каскада, истоки подключены к затворам нагрузочных транзисторов формирующего каскада, а затворы подключены к шине управляющего сигнала, две форсирующие емкости, включенные каждая между затворами и истоками соответствующей пары нагрузочных транзисторов формирующего каскада, второй и третий нагрузочные транзисторы усилительного каскада выполнены с встроенным каналом, причем затвор первого нагрузочного транзистора усилительного каскада соединен с шиной питания, затвор...

Номер патента: 1065884

Опубликовано: 07.01.1984

Авторы: Акопов, Маркарян, Наджарян, Чахоян

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...третьего селектора, вторые входы второго и гретьего селекторов подключенык третьему входу блока управления, одни из выходов котороо соединены с входами сумматора по модулю два, выход которого подключен к информационному входу второго триггера, вход синхронизации и инверсный выход котороо соединены соответственно с первым выходом первого генератора импульсов и с во о элмснта задержки, выход которого подключсн к становочному входу второго тригсра, и"я 1065884мой выход которого соединен со счетным входом счетчика ошибок, установочный вход и выходы которого подключены соответственно к другому выходу блока управления и к входам элемента ИЛИ, выход которого соединен с информационным входом первого триггера, выход которого подключен к...

Номер патента: 1065885

Опубликовано: 07.01.1984

Авторы: Антонов, Киселев, Юсупов

МПК: G11C 11/14

Метки: блок, возбуждения, доменного, запоминающего, устройства, формирования

...достигается тем, что в блоке формирования тока возбуждения для доменного запоминающего устройства, содержащем четыре ключевых элемента, включенных в мостовую схему, в одну из диагоналей которой включен источник питания, и два ограничительных элемента в виде обратносмещенных диодов, подключенных соответственно параллельно ключевым элементам в одних смежных плечах мостовой схемы, включенных параллельно источнику питания, причем управляющие входы ключевых элементов, расположенных в противоположных плечах мостовой схемы, объединены попарно и являются входами блока формирования тока возбужения, включен конденсатор параллельно ключевому элементу в других смежных плечах мостовой схемы.Включение конденсатора позволяет устранить переходную...

Номер патента: 1065886

Опубликовано: 07.01.1984

Авторы: Гончаров, Слюсарь

МПК: G11C 11/34

Метки: динамическое, запоминающее

...17 импульсов, первый десцифратор 8, сче 1 пк 19 адреса регецсрдции, блок 20 синхрснизации, дополнительный элемент ИЛИ 21 и второй дешифратор 22. Блок 8 имеет входы 23. 27 соответственно с первого по пятый и выхо. ды 2837 соответственно с первсгс) по десятый.Блок Ю синхронизации ( фиг. 2) содержит распределитель 38 импульсов, третий дешифратор 39, триггеры 40 и 41. элсченты И 42 и 43 и элементы И- Н Е 44 и 45.Рассмотр)м лва Режима рдбоГы мс 1 ройствд: режич записи-считывания д;цц 1 х при огсутствии регенерации и режим здпц игчитывдция при наличии рег и рации50 В первом режиме работы код адреса ячейки, к которой необходимо обратиться в режиме записи, выставляется на входах 7, а данные - на входах 2.На входе 27 выставляется код операции...

Номер патента: 1065887

Опубликовано: 07.01.1984

Автор: Вербовецкий

МПК: G11C 11/42

Метки: ассоциативной, блок, выборки, запоминающего, информации, многоканальной, оптического, устройства

...страниц (микрокадров) носителя.Блок многоканальной ассоциативной выборки информации (БМАВИ) содержит узел 2 формирования световых пучков, узел 3 разведения лучей, и и фотоприемных узлов 4.Узел 2 формирования световых пучков служит для воспроизведения картины светораспределения, которая сушествует непосредственно за носителем информации в ОЗУ 1 при оптическом умножении признака опроса на ассоциативные признаки. Узел 2 может составлять, например, из двух объективов, имеющих общую главную плоскость, третьего объектива, установленного в задней фокальной плоскости второго объектива, и линзового растра, расположенного таким образом, что его передняя фокальная плоскость совпадает с главной плоскостью третьего объектива.Узел 3 разведения...

Номер патента: 1065888

Опубликовано: 07.01.1984

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 11/00

Метки: буферное, запоминающее

...блока 5 формирования адреса. Вход первого элемента НЕ 8 соединен с шиной 6 КОД ОПЕРАЦИИ, а его выход подключен к третьему входу блока 5 формирования адреса и вторым входам элементов И 3 второй группы. Вход второго элемента НЕ 9 соединен с выходом сумматора 4 по модулю два, а его выход подключен к первому входу первого блока элементов И 10, второй вход которой соединен с выходом первого элемента НЕ 8. Первый и второй входы блока элементов И 11 соответственно подключены к выходу сумматора 4 по модулю два и входу первого элемента НЕ 8. Третьи входы первого 10 и второго 11 блока элементовИ подключены к шине 12 СИНХРОНИЗАЦИЯ. Блок 5 формирования адреса содержит счетчики адреса записи и чтения, элементы ИИЛИ, элементы И, пример реализации...

Номер патента: 1065889

Опубликовано: 07.01.1984

Автор: Данилов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...пулевого потенциала, другая обкладка второго конденсатора соединена с неинвертируюшнм входом дифференциального усилителя и с выходом второго ключа, первый вход которого соединен с выходом активного фильтра низких частот, вход активного фильтра низких частот соединен с другим выводом первого резистора и с входом неинвертирующего усилителя, выход которого соединен с входом пассивного КС- фильтра высоких частот, выход которого соединен с вторым входом первого ключа, второй вход второго ключа соединен с шиной управления.На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит дифференциальный усилитель 1, накопительные элементы на первом и втором конденсаторах 2 и 3, пассивные элементы на первом и втором...

Номер патента: 1067532

Опубликовано: 15.01.1984

Авторы: Глушков, Журова, Хижняк, Яковлев

МПК: G11C 11/02

Метки: адресная, выборкой, запоминающего, линейной, постоянного, устройства

...к току опроса, подключен к выводам ключей 12 и 13, выводы питания которых подсоединены к источнику питания 14, а управляющие входы ключей 12 и 13 подключены к выходам третьего дешифратора 15. Транзисторы 16 и 17 являются выбранными.Устройство работает следукщим образом.При обращении к устройству подается адрес ныбираемого слова. Один разряд адреса, относящийся к дополнительному дешифратору 15, с помощью Последнего включает один иэ ключей,15 20 25 например 12, на выходе которого формируется напряжение источника 14,Одноврвмвнно с включением третьвго дешифратора 15 включается второй дешифратор б, который включавт один из транзисторов второй группы 4, в и выключает другой ключ 13, на выходе которого формируется нулевое напряжение. Так как...

Номер патента: 1067533

Опубликовано: 15.01.1984

Автор: Головков

МПК: G11C 11/14

Метки: запоминающего, накопитель, устройства

...угле разброса оси анизотропии элементов памяти необходимость в апплакациях 2 может отпасть.Первый элемент памяти первого ряда матрицы (Фиг. 1 а) и последний элемент памяти последнего ряда матрицы (фиг 10) магнитосвязаны соответственно с элементом записи информаЦии 3 и элементом считывания информации 4, другие крайние элементы памяти 1 в рядах матрицы (Фиг. 18)магнитосвязаны попарно через элементы передачи информации 5. Элементы записи 3, считывания 4 и передачи информации 5 магнитосвязаны соответственно с шинами управления записью б, считыванием 7 и передачей 8 информации. Элементы памяти 1 каждой группы магнитосвязаны с соответствующвй токопроводящей шиной выборки информации 9-11 (фиг. 2). Шины 9 и 10, первая из которых объединяет...

Номер патента: 1067534

Опубликовано: 15.01.1984

Авторы: Рогозов, Самойлов

МПК: G11C 19/28

Метки: многоуровневая, памяти, ячейка

...которых подключены к соответству)ощим коллекторам опорного элемента, база р-и-р-транзистора блокировочного элемента является управляющим входом ячейки памяти и подключена к соответствующему коллектору р-и-р-транзистора опорного элемента, коллекторы р-и-р-транзисторон выходных элементов являются выходом ячейки памяти, эмиттеры р-л-Р-транзисторон выходных элементов подклюиены к первому входу 60 соответствующего триггера, эмиттер р- - г-транзистора блокировочного элемента и база р-и-р-транзистора опорного элемента подключены к общей шине, причем эмиттер р-ь-р-транзистора входного элемента является информационным входом ячейки памяти, введеныдополнительные элементы св язи, выполненные на р-л-р-транзисторах,коллекторы которых подключены к...

Номер патента: 1067535

Опубликовано: 15.01.1984

Автор: Солонин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...фиг. 1 буквами а, б,в, г, д, е.Аналоговое запоминающее устройство работает следующим образом.В исходном состоянии разряды 5 сдвигающего регистра 13 находятся в нулевом состоянии. Управляемый генератор импульсов 14 находится в ждущем режиме.В режиме записи на один иэ входов элемента сравнения 1 подается входное напряжение через согласукщий элемент 3, на другой вход - линейно нарастающее напряжение с Выхода генератора 2. При достижении равенства этих напряжений изменяется состояние на выходе элемента. сравнения 1, и одновибратор 5 Формирует импульс 15, который через открытый ключ 8 (ключ 9 в режиме записи закрыт) поступает на информационный вход сдвигающего регистра 13 и навход формирователя импульсов 12,Сигнал с выхода Формирователя...

Номер патента: 1068998

Опубликовано: 23.01.1984

Автор: Андреева

МПК: G11C 11/14, G11C 7/00

Метки: выборки, информации

...цель достигается тем,что устройство для выборки информации, содержащее первый, второй и третий коммутаторы, управляющие входыкоторых являются управляющими входаьы первой группы устройства, выходпервого коммутатора соединен с информационным входом регистра, управляющий вход которого соединен с выходом третьего коммутатора, а выходрегистра соединен с информационнымвходом второго коммутатора, первый информационный вход первого коммутатора является информационным входомустройства, первый, выход второго коммутатора является информационным выходом устройства, дополнительно содержит четвертый и пятый коммутаторы,причем информационный вход четвертого коммутатора соединен с вторым выходом второго коммутатора, информационные входы...

Номер патента: 1068999

Опубликовано: 23.01.1984

Автор: Кугаро

МПК: G11C 8/10

Метки: адреса, дешифратор

...к схеме питания на адресных шинах фррмируются сигна" лы, соответствующие принятой адресной информации. В тех вентилях дешифратора, где сток хотя бы одного .транзи" стора, например транзистора 2, подключен к адресной шине, на которой установлен потенциал логического нуля, шина, объединяющая истоки транзисторов, разряжается через этот транзистор его затвор при этом подключен к шине адресного сигнала инверсного сигналу, тактирующему сток адресного транзистора, т.е. к шине на которой поддерживается потенциал логической единицы ), В выбранном вен" тиле дешифратора, то есть в таком вентиле, где все затворы транзисторов подключены к адресным шинам, имеющим потенциал логического нуля, на шине, объединяющей истоки транзисторов, сохраняется...