G11C — Запоминающие устройства статического типа

Номер патента: 943844

Опубликовано: 15.07.1982

Авторы: Автономов, Китович, Лебедь, Поспелов

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и входам 13 признака записи каждого блока 1 памяти. Младшие адресные входы 14 всех блоков 1 памяти поразрядно объединены и связаны с соответствующими выходами 15 младших разрядов регистра 4 адреса. Точно так же поразрядно объединены и старшие адресные входы 16, но подключены к младшим выходам 17 блока 3 корректировки адреса, старшие адресные выходы 18 которого соединены со входами дешифратора 2, выходы которого, в свою очередь, подключены к входам 19 выборки соответствующих блоков 1 памяти. Информационные входы 20 регистра 5 и инФормационные входы 21 элемента И 6 подключены к тем разрядам внешней числовой магистрали 9, по которым передается соответственно ад. ресная часть команды и ее код. Элемент И б имеет внешний управляющий вход...

Номер патента: 943845

Опубликовано: 15.07.1982

Авторы: Лайх, Левчановский

МПК: G11C 11/401

Метки: динамической, памяти, регенерации

...работу устройства в то время, когда нет запроса регенерации памяти, В этом случае триггеры 1-4 сброшены и синхроимпульс первой шины синхронизации 24 (ф 2-ТТЛ) установит триггер коммутации 8 в неактивное единичное состояние, Сигналы обращения к памяти Запись 18 и Чтение 19 проходят через элемент ИЛИ-НЕ 7 и устанавливают высокийфуровень напряжения на послецавательном входе 33 сдвигового регистра 10. Высокочастотные синхроимпульсы второй шины синхронизации 17 (длительность такта "-54 нс) сдвигают этот уровейь, который, появившись на шине 39, разрешает работу дешифратора блоков памяти 14, выходы которого в свою очередь, пройдя через элементы ИЛИ 15, стробируют и записывают младшие разряды адреса МП АО-Аб (36) на внутренний регистр...

Номер патента: 943846

Опубликовано: 15.07.1982

Авторы: Костюк, Прокофьев, Сирота, Смирнов, Таякин

МПК: G11C 11/40

Метки: запоминающий, информации, мдп-транзисторе, способа, хранения, элемент, этого

...соединен с затворомуправляющего транзистора и с тактовой шиной.Кроме того, с целью упрощения управления запоминающим элементом, управляющий транзистор запоминающегоэлемента может быть выполнен совстроенным каналом.В предлагаемом запоминающем элементе конденсатор подключен не к затвору запоминающего МДП-транзистора,а к его истоку. Это, во-первых, устраняет опасность отпирания этого транзистора во время регенерации при нулевом информационном заряде на егозатворе и позволяет заменить управляемый конденсатор постоянным, и,во-вторых, устраняет необходимостьв специальном конденсаторе или элементах, выполняющих в интегральномисполнении его роль, в цепи истока.Все это позволяет упростить запоми"нающий элемент и повысить его...

Номер патента: 943847

Опубликовано: 15.07.1982

Авторы: Срибнер, Шраго

МПК: G11C 17/00

Метки: блоков, записи, информации, накопители, памяти, постоянных

...могут бытьвыполнены подпружиненными.25 На чертеже изображена конструктивная схема устройства, вариант сподпружиненными штырями.Устройство состоит нз ванн сприпоем 1, образующих общие контакт ные шины, трубчатогО нагревателя 2,943847 4 е формула изобретения 622 Подписно иниал ППП "Патент", г, Ужгород, ул. Проектнаясменной перфокарты 3, штекеров 4, диодами 5. Штекера 4 могут снабжаться пружинами б, помещенными в кожух 7, В варианте выполнения устройства без пружин, пружины б и кожух могут отсутствовать, 5При работе устройства смена перфокарты 3 производится следующим образом.Включается нагреватель 2. После прогрева плавится припой 1, штекера 10 4 отводятся от перфокарты 3 (например, отводом общего кожуха 7, с которым соединены штекера...

Номер патента: 943848

Опубликовано: 15.07.1982

Автор: Козлов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...входам элемента ИЛИ-НЕ на его адресные шины присоединяются не при 1, а при 10, и в этом случае выход элемента б соединен со входом элемента 4 через инвертор 20 3. Контакты переключателя 5 замкнуты.Емкость (объем) ПЗУ равна произведению и на а. Выигрыш в количестве элементов получается при мщ и при п=1 количество элементов связи уменьшается в два раза по сравнению с матричным ПЗУ.ПЗУ емкостью на 1024 бита работает следующим образом. 30Адреса разбиваются на группы п=16 и в=64 (и а=16 64=1024). В этом случае количество блоков 1 равно 16, а элементы б имеют 32 входа (вН 2). Пусть на выходе запоминающего уст ройства требуется получить ф 1 ф при адресе 1 п и адресах: 1 а; 2 а; 5 щ 7 вт 8 щр 15 щт 1 бвт 20 в; 23 вт 2 бв; 30 а;32 щт 35 щт 40 вт...

Номер патента: 943849

Опубликовано: 15.07.1982

Авторы: Горшков, Крылов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и 18 выходного коммутатора 15.В результате обеспечивается открытое состояние первого и второго диодов 22 и 23 и закрытое - третьего 5 и четвертого диодов 24 и 25, а такжезамкнутое состояние второго и третьего ключей б и 7 и разомкнутое -первого и четвертого ключей 5 и 8.Следовательно, на конденсаторе 4повторяется напряжение Уз , поступающее на второй вход устройства, ана выход устройства через буферныйусилитель 1 и ключ 7 поступает напряжение с конденсатора 3, уровенькоторого соответствует значениюсигнала на первом входе устройстваП в момент подачи указанныхуправляющих сигналов. Напряжение свыхода буферного усилителя 1 подается также через диоды 22 и 23 на,входной коммутатор 13 для фиксацииуровней напряжений запирания диодов9 и 11...

Номер патента: 943850

Опубликовано: 15.07.1982

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...0- найряжение на входеУстРойства;А , е , - коэффициент передачии напряжение смещения соответственноот входов к первомувыходу усилителя 1;е 0 - напряжение смещенияусилителя 2.Напряжение на втором входе усилителя 1 близко по величине напряжению на первом входе усилителя 1 и противоположно ему по знаку, Усилитель 2 с Резистором 7 и 8 образует усилитель напряжения в инвертирующем включении. Напряжение на его выходе и на соединенном с ним выходе устройства противоположно по знаку напряжению на его входе, который образует резистор 7. При равенстве величин резисторов 7 и 8 коэффициент передачи инвертирующего усилителя минус единица, а поскольку напряжение на втором выхОде усилителя 1 близко к входному и противоположно ему по знаку,...

Номер патента: 943851

Опубликовано: 15.07.1982

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...передачи усилителя 2 разность напряжений на его входах всегда близка к нулю. Первый вход усилителя 2 подключен к шине нулевого потенциала, следовательно, напряжение близко к нулю на втором его входе и на соединенных с этим входом .выходе усилителя 3 и одной обкладке конденсатора 4. При единичном коэффициенте передачи усилителя 1 напряжение на другой обкладке конденсатора 4 отслеживается близким к входному. Напряжение на конденсаторе 4 определяется выраже- нием д 1+д 2 дыдь) ьхвых "вх о 1) , д - (1) дгдз д Оъ 1+дгдь О 1+дгдъгде цех - напряжение на входеустройства;0 ц - выходные напряжения ссоответственно усиливых выхтелей 1 и 3 рК До оз, - напРяжения смещенияусилителей 1,2 и 3соответственно;А,А 2 А - коэффициенты передачиусилителей 1,2...

Номер патента: 943852

Опубликовано: 15.07.1982

Автор: Сидоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...Формируется блоком 6. Аналоговый сигнал, соответствующий этому коду, вырабатывается цифро-аналоговым преоб раэователем 7 и сравнивается с сигналом записи на вычитателе 2, Процесс аналого-дискретного преобразователя завершается, когда в блоке 6 формируется код, соответствующий значению 45 сигнала записи. Величина сигнала на выходе вычитателя 2 при этом не превьыает одной дискреты цифро-аналогового преобразователя 7, Таким образом в конце цикла преобразования сигнал записи разделяется на. два: О - дискретизированный аналоговый6сигнал на выходе цифро-аналогового преобразователя 7, соответствующий ближайшему цифровому приближению сигнала записи; О - аналоговый сигнал иа выходе вычитателя 2, так что+ О = О. Эти два сигнала запи-сываются...

Номер патента: 943853

Опубликовано: 15.07.1982

Автор: Чепалов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройства, третий вход переключателя тока подключен к первой шине питания, вторые выводы нелинейных элементов подключены к второй шине питания, третьи выводы нелинейных элементов соединены с соотвествующими вторыми входами усилителейи с соответствующими первыми выводами нелинейных элементов, выходы усилителей через резисторы соединены с первой шиной питания.На чертеже изображена функциональная схема предложенного устройства.устройство содержит усилители 1 и 2, нелинейные элементы 3 и 4, переключатель 5 тока, шину 6 нулевого потенциала, накопительные элементы, например конденсаторы 7 н 8, ключ 9, входную шину 10, шины 11 и 12 питания, выход устройства 13.Переключатель 5 тока выполнен на транзисторах 14 и 15; усилитель 1 на...

Номер патента: 943854

Опубликовано: 15.07.1982

Авторы: Андреев, Калынюк, Корытный, Мелихов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...6-8. Это напряжение прикладывается к соединенному с конденсатором 4 одному из входов усилителя 1,а на другой его вход через ключ 7подается напряжение с выхода устройства. Поскольку усилитель 1 охваченконтуром отрицательной обратной связи через усилители 2 и 3 и ключ 7,то напряжения на нходах усилителя 1(6) ЭО равны, поэтому напряжение на выходеустройства в режиме равно тому входному напряжению, которое оно имелопри переходе из режима выборки в ре.жим хранения. При этом конденсатор5 оказывается включенным в цепь отрицательной обратной связи и влияетна общую передаточную характеристику устройства. Усилитель 3 работаетс единичным коэффициентом передачи,.поэтому может быть достаточно широ- Окополосным. Усилитель 2 через резисторы 9 и 10...

Номер патента: 945901

Опубликовано: 23.07.1982

Авторы: Барсуков, Есиков, Новицкий, Пафомов, Петровский, Петровых

МПК: G11C 11/14

Метки: информации, накопитель, ферроакустический

...диэлектрическуюподложку с пазом и контактами по еепериметру, носитель информации, выпол Оненный в виде проволоки магнитострикционного материала, размещенной в пазеподложки и соединенной с соответствуюшими контактами, и шины возбуждения,соединенные с соответствующими контактами, введен формирователь магнйтногополя, выполненный в виде двух пластинмагнитного материала, расположенных параллельно друг другу.и подложке с зазором, во второй пластине магнитного материала выполнены пазы петлеобразнойформы, соединенные с пазом диэлектричес"кой подложки отверстиями, выполненнымив первой пластине магнитного материала,а шины возбуждения размещены в пазах рвторой пластины магнитного материала.Кроме того, паз диэлектрической подложки выполнен...

Номер патента: 945902

Опубликовано: 23.07.1982

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...блока.Устройство содержит регистр 1 признака поиска, дополнительный регистр 2признака поиска (каждый из регистров 1и 2 имеет по т разрядов, где ю - целоечисло), первую и вторую группы накопителей 3 и 4, первую и вторую группылогических блоков 5 и 6, первую й вторую группы детекторов 7 и 8. Каждыйиз блоков 5 и 6 имеет входы 9- 11 ивыход 12. Кроме того, каждый логический блок 5 или 6 содержит первый 13,второй 14 и третий 15 элементы НЕ,элементы И 16 - 24 (с первого 16 подевятый 24), первый 25 и второй 26элементы ИЛИ, первый 27 и второй 28триггеры, входы 29 и 30.Устройство работает следующим образом,В накопители 3 .и 4 записываются нижние границы Х, и длины К, задаваемых отрезков ( 1 = 1о ), Производитсяустановка в нулевое...

Номер патента: 945903

Опубликовано: 23.07.1982

Авторы: Емельянов, Незамаев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...соединены соответственно с третьим, четвертым и пятымвходами блока считывания, выход третьего ключа соединен через пассивный эле 55мент с шестым входом блока считывания,первый и второй выходы дополнительногонакопителя соединены .соответственно сседьмым и восьмым входами блока счи 3 6тывания, третий вход дополнительного накопителя соединен с вторым входом второго переключателя.Кроме того, блок считывания состоитю четырех каналов, каждый из которыхсодержит последовательно соединенные элемент стробирования, первый пассивный,элемент, например резистор и интегратор,в цепь обратной связи которого включенключ и второй пассивный элемент, например резистор, выходы интеграторов каналов соединены соответственно с выходамиблока считывания, первые...

Номер патента: 945904

Опубликовано: 23.07.1982

Авторы: Волох, Кулаков, Лось, Рябцев, Холохолов, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...а регистра 8 - 00111111111111.В программе проверки также должна быть занесена команда, по которой производится анализ сигнала сравнения регистров 17 и 9.По сигналу пуска устройства в одном иэ программных регистров 13 устанавливается адрес ячейки памяти, с которого начинается программа проверки. Код адреса поступает в накопитель 12 для выборки информации. Информация из накопителя 12 поступает на дешифратор 11, где определяется признак команды и условия для считывания следующей команды, которые поступают на регистры 13, запоминаются там и выдаются в накопитель 12, из которого новая информация снова поступает на дешифратор 11. В процессе считывания информации устанавливается начальный и конечный адреса ячеек памяти проверяемой...

Номер патента: 947908

Опубликовано: 30.07.1982

Авторы: Агошков, Васин, Грабаров

МПК: G11C 8/00, H03B 5/04

Метки: блоков, выборки, генератор, информации, памяти, устройства

...тока содержит транзисторы 1 и 2, трансформатор 3 с первичной 4 и вторичной 5 обмотками, токозадающий резистор 6, основной источник 7 питания, дополнительный источ О ник 8 питания, переключатель 9, бал947908 Формула изобретения ВНИИПИ ЗаТираж 622 з 5659/7 одписное ластные резисторы 10 и 11, шину 12 нулевого потенциала. К выходу генератора подключена нагрузка 13. Кроме того, генератор содержит два резистора обратной связи 14 и 15, а переключатель 9 содержит третий транзистор 16 и диод 17. База транзистора 16 подключена к управляющему устройству 18.Генератор тока работает следующим образом. 10В исходном состоянии транзисторы 1 и 2 закрыты, ток в нагрузке отсутствует, коллектор транзистора 2 подключен к основному источникупитания через...

Номер патента: 947909

Опубликовано: 30.07.1982

Авторы: Сергеев, Холопкин

МПК: G11C 11/14

Метки: запоминающего, накопитель, устройства

...фиг,З О - г показано расположение доменов в регистре хранения ив канале считывания информации, При положении вектора управляющего поля 10 н зяб (фиг.30) в токопрово)вящую шину подается импульс тока длительностью равной половине периода управляющего поля и полярностью,при которой информационный домен, находящийся на С-об разной аппликации регистра хранения, при дальнейшем вращении вектора Н (фиг.ЗБ) растягивается по верхней границе токопроводящей шины и фзахватывается притягивающими полюса ми С-образной аппликации канала считывания, Величина амплитуды импульса тока .около 20 мА. При дальнейшем повороте вектора Н пр (фиг.ЗВ) домен, вследствиемагнйтного барьера, созданного импульсом тока по нижней границе шины, не движется по притягивающим...

Номер патента: 947910

Опубликовано: 30.07.1982

Авторы: Гиль, Нестерук

МПК: G11C 15/00

Метки: запоминающее, логическое

...шине 22 ввода константы, в блок Э.памяти.Таким образом, наличие единицы н одном иэ адресных сечений блока 3 памяти говорит о выполнении операции в данном адресном сечении блоков 2 памяти соответствующей группы 1.Повторение рассмотренной трехтак тоной последовательности обеспечивает поочередное выполнение операций в последонательно расположенных группах 1, а именно запись последовательно поступающих байтов информа ции в одном и том же адресном сечении последовательно расположенных групп 1, либо считывание байтов информации из одного и того же адресного сечения последовательно расположенф 50 ных групп 1. Считывание информации выполняется с разрушением, вследствие чего в любом адресном сечении всех блоков 3.памяти не может. находиться более...

Номер патента: 947911

Опубликовано: 30.07.1982

Авторы: Александров, Князьков, Кокаев, Коновалов

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...описать работу в двух режимах: записьв стек и чтение из стека.Запись информации в стек.Допустим в 1,2-2 слове устройства записана информация, т,е. втриггерах УЭП этих слов записаныединицы, Триггеры 27 и 28 находятсяв нулевом состоянии, Таким образомподготовлена схема управления записью в регистр (слово) памяти 17.Кроме того, сигнал с вентиля 37поступает на входной вентиль УЭП 31,Запись в память осуществляется черезвентиль 22, на второй и третий входыкоторого поступают сигналы с шины 3 исигнал записи информации с шины 1.После того, как записано информационное слово в триггер 28 заносится единица, которая показывает, что данноеслово памяти занято информацией, Призаписи информации в первое слово стека сигнал на разрешение записи...

Номер патента: 947912

Опубликовано: 30.07.1982

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...соединены с входом дешифратора 17 и одним из входов второго коммутатора 16, другой вход которого подключен ко второму выходу дешифратора 17, а выход - к второму входу адресного блока 1 памяти и к одному иэ входов схемы 18 сравнения, другой вход которой соединен с одним из выходов адресного блока 1, а выход с маркерными входами блока 9, маркерные выходы которого через элемент ИЛИ19 подключены к одному из входов блока 1. Адрес подается на вход 20 уст О ройства, записываемое. слово - на вход 21, .а считываемое - на выход 22,г В паузах между внешними обращениями .блок 14 управления производитконтроль исправности ячеек адресногоблока 17 памяти. При обнаружении неисправности в какой-либо ячейке блок14 управления определяет...

Номер патента: 947913

Опубликовано: 30.07.1982

Авторы: Алексахин, Колтыпин, Новик

МПК: G11C 29/00

Метки: накопителей, оперативных

...такта; выход 25 данныхкорпуса микросхемы но вторые 131072такта; команда чтение 26; коман- .да запись 27; младшая половинаадреса 28; старшая полонина адреса29, временная задержка 30 элемента 4(100 нс); 8 тактов 31 (текущий адрес)рЕ-состояние 32; логическая 1 33;логический 0 34; две единицы (2 ) навходе анализатора 35 кодов, одинноль (1 о) на входе анализатора 36,.пять единиц (5 ) на входе анализатора 37.Устройство работает следующим образом,Генератор 1, формируя синхросигналы, запускает двоичный счетчик 2,который, работая в режиме непрерывного пересчета, с помощью выходов разрядов 0 12 и 1 13 и дноичного дешифратора 3 вырабатывает следующие друг за другом сигналы дешифрируемых статусов 0, 12 и 3 длительностью каждыйпо такту (периоду)...

Номер патента: 949717

Опубликовано: 07.08.1982

Авторы: Гайдаш, Лихтциндер, Орлович, Стахов, Сторожук

МПК: G11C 29/00

Метки: записи, информации, коррекции, магнитной, цифровой

...работает следующим образом.В режиме записи информация, представленная в двоичном коде, поступающая через вход 1 устройства преобразуется в преобразователе исходного двоичного кода в модифицированный Р-код Фибоначчи 2, затем подается в блок записи-воспроизведения контрольной информации 3 параллельным кодом и одновременно поступает в формирователь контрольного разряда на четность поперечной носителю группы разрядов 4, который формирует контрольный разряд для записи на отдельную дорожку блока 3, дополняя информационные разряды до четного количества единиц.В режиме воспроизведения информация контролируется на четность в блоке контроля на четность поперечной носителю группы разрядов 5 и в блоке контроля модифицированного...

Номер патента: 949718

Опубликовано: 07.08.1982

Авторы: Бобровский, Карый, Малышев, Севериновский

МПК: G11C 11/00

Метки: запоминающее

...входом 10 предварительного каскада 7 соответствующих адресных формирователей 1 - 6, Необходимо отметить, что ключи 26 лишь функционально выделены в отдельный элемент. Так как рассеиваемая ими мощность незначительна, то при реализации ЗУ целесообразно размещать их в корпусе микросхемы адресных формирователей,Устройство работает следующим образом.С выхода дешифратора 9 разрешающий потенциал подается, например, на вход 8 предварительного каскада 7 адресного формирователя 1 и через элемент 28 ИЛИ на второй вход 27 ключа 26. При поступлении сигнала на шину 17 Обращение срабатывает формирователь 20 чапряжения, который из напряжения Е на шине 23 Питание формирует напряжение И, равное номинальному напряжению питания предварительного каскада 7...

Номер патента: 949719

Опубликовано: 07.08.1982

Авторы: Кондратьев, Фирсов

МПК: G11C 19/00

Метки: сдвигающее

...вход одного из элементов И группы элементов И 13 соединен с первым выходом дешифратора 14, а вторые входы других элементов этойгруппы 13 соединены с выходами триггеров 15 разрешения сдвига, выходы группы элементов И 13 соединены с входамипервого элемента ИЛИ 16, выход которого соединен с синхровходом входного регистра 1, второй синхровход которого соединенс вторым выходом дешифратора 14, первыйи второй входы которого соединены с первым 8 и вторым 9 управляющими входами устройства, управляющие .входы триггеров 15 разрешения сдвига соединены с соответствующим выходом второго счетчика 11, установочный вход одного из триггеров разрешения сдвига соединен с выходом второго элемента ИЛИ 17, а его выход является управляющим выходом 18...

Номер патента: 949720

Опубликовано: 07.08.1982

Авторы: Губский, Дзагнидзе, Слесарь

МПК: G11C 29/00

Метки: блоках, записи, информации, памяти

...7, то по первому синхроимпульсу 17 записи в регистры 1 и 435В режиме считывания информационныевходы регистров 1 и 4 подключены к входу адреса устройства. Таким образом, по синхроимпульсам считывания на адресные входы блока 2 и накопителя 5 подаются оди 4 о наковые, а не смещенные, как в режимезаписи, адреса, по которым на информационном выходе устройства появляются записанные в блоке 2 коды, отмеченные в случае неверной записи логической 1 в контрольном разряде.Таким образом, при использовании коммутатора 3, регистра 4 и триггера 8 появляется возможность при записи сместить адреса накопителя 5 относительно адресов блока 2. Это дает возможность при применении контрольного считывания производить запись одного слова за время, равное времени...

Номер патента: 949721

Опубликовано: 07.08.1982

Авторы: Балахонов, Розанов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...уровень регенерации с шины 19, по которому на их выходах устанавливаются единичные уровни, по которым мультиплексор .17 формирует уровни разрешения записи считывания в столбцы наполнителя 6, Уровень регенерации, подаваемый на вход 19 запрещает прием-выдачу информаНа второй вход 2 И логики данного триггера 2 подается разрешающий уровень с выхода соответствующего двух входового элемента ИЛИ 18,По окончании импульса записи с шины 40 снимается уровень записи, а с входов дешифраторов 11 и 12 снимается полный код адреса. На этом цикл записи информации в ячейку 5 заканчивается.По прошествии времени, определяемого в общем случае вероятностью появления одиночных сбоев, приводящих к искажению информации, хранимой в устройстве, а также периодом...

Номер патента: 951387

Опубликовано: 15.08.1982

Авторы: Василенко, Мягконосов, Чистяков

МПК: G11C 5/02

Метки: запоминающей, матрицы, сердечниках, ферритовых

...отверстия 3, при этом кольцевые углубления-пазы 2 выполняются глубиноюравной высоте ферритовых .сердечников,4 устанавливаемых в эти пазы 2(Фиг. 2). Затем на обе поверхности щплаты 1 наносят слой 5 изолирующегоматериала, например, сухого пленочного фоторезиста (Фиг. 3),Эта операция может быть выполнена, например, накатыванием слоя 5 сухого пленочного фоторезиста толщиною10-20 мкм сначала на одну, а затемна противоположную поверхность платы1, Для этого плату 1 нагревают до 6080 С. При этом в первую очередь слой зоФоторезиста формируют на поверхностиплаты 1 с выступающими над ней илицастично утопленными ферритовыми сердечниками 4. Далее плату 1 экспонируют через соответствующие фотошаблоны с изображением рисунка обмоток ипроявлением...

Номер патента: 951388

Опубликовано: 15.08.1982

Автор: Острась

МПК: G11C 5/02

Метки: блоков, накопитель, памяти

...печатными платами установлена крепежная пластина 7,ферритовые сердечники 6, установленные на 2 оверхней и нижней поверхностях прокладок прошиты общим разрядным проводом 5, а соответствующие ферритовыесердечники 6, расположенные в основнойи дополнительной 2 коммутационных 25печатных платах, прошиты одноименнымиадресными проводами 4, соответственно в прямом 10 и в обратном 11 направлениях таким образом, что образуютсимметричные контура. ЗОНакопитель работает следующим образом,По адресным проводам 4 поступаютимпульсы полутоков, перемагничивающихферритовые сердечники 6, При считыва- знии в разрядных проводах 5 наводятсявыходные ЭДС, При записи по разряднымпроводам 5 поступают импульсы запрета, Диодные матрицы 3 обеспечиваютдешифрацию...

Номер патента: 951389

Опубликовано: 15.08.1982

Авторы: Серов, Шутова

МПК: G11C 11/406

Метки: блоке, информации, памяти, регенерации

...9 фОбращение к ОЗУ между циклами регенерации производится путем подачикода адреса на входы мультиплексора 1и подачи сигнала "Обращение к. памяти"на управляющий вход устройства. Приэтом мультиплексор 1 разрешает прохождение кода внешнего адреса от ЭВМна адресные входы ОЗУ, а на запре"щающем входе формирователя 4 отсутствует сигнал запрета обращений и внеш"ний сигнал "Обращение к памяти" пропускается формирователем 4 на выходустройства,По истечении времени хранения информации в ОЗУ блок 3 вырабатываеттактовые 1 сигналы, которые поступаютна вход счетчика 2, и сигнал запретаобращений, который поступает на запрещающий вход формирователя 4, Приэтом счетчик 2 выдает последовательно коды адреса регенерации на входымультиплексора 1, который...

Номер патента: 951390

Опубликовано: 15.08.1982

Авторы: Караханьян, Чурилин

МПК: G11C 7/06

Метки: считывания, усилитель

...усилителя считывания; на фиг. 2 - вре"менная диаграмма его работы.Усилитель считывания состоит из информационного транзистора 1, сток ко"50торого подключен к истоку первоготранзистора 2 заряда и затвору первого управляющего транзистора 3, стоквторого информационного транзистора 455подключен к истоку второго транзисто" 5.ра 5 и затвору второго управляющеготранзистора 6, стоки и затворы транзисторов заряда подключены к первой 0 4тактовой шине 7, стоки управляющихтранэистбров подключены к второй такто"вой шине 8, исток первого управляющего транзистора 3 соединен с истокомпервого 9, затвором второго 10 нагрузочных транзисторов, затвором второгоинформационного транзистора 4; истоквторого управляющего транзистора 6соединен с истоком второго...