G11C — Запоминающие устройства статического типа

Номер патента: 1410105

Опубликовано: 15.07.1988

Авторы: Березин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: декодирования, запоминающее, коррекцией, мажоритарного, методу, оперативное, ошибок

...вход 10 выбора режима, перый 11 и второй 12 блоки свертки по моду,1 ку два, мультиплексор 13 и тестовый вы Од 14. Устройство работает следующим обраОм.Устройство использует для коррекции ушибок низкоплотностной (10 - 6) код с мажоритарным декодированием.В режиме записи в блок 1 данные посту ают непосредственно с информационных Входов 7 устройства - сигналыЮ - О, а в лок 2 - с выходов блока 3 кодирования - игналы С 1 - Ся (адресные входы блоков 12 на фиг. 1 не показаны). Проверка праильности кодирования входных сигналов Основана на том свойстве кодирующей мат)ицы (фиг. 2), применяемом при мажоритарНом декодировании выходных сигналов, что сумма по модулю два контрольных разрядов Всегда должна быть равна нулю, Поэтому появление в режиме...

Номер патента: 1411820

Опубликовано: 23.07.1988

Авторы: Бавыкин, Замирец, Лысый, Парасюк, Шаповалов

МПК: G11C 5/02

Метки: матриц, памяти, прошивки, сердечниках, ферритовых

...в .местах перекрестий проводов сердечни ками 8. Сердечники 8 выступают своими отверстиями над координатными проводаьж 10 и 11 до уровня, обеспечивающего в отверстиях просвет для прошивки сердечников 8 проводом 12 разряд ной обмотки.Устройство работает следующим образом.После прошивки сердечников 8 координатньдн проводами 10 и 11 на отдельном устройстве (не показано) матрица памяти переносится на каркас барабана 5 с подложками 7. При этом координатные провода 10 и 11 Фиксируются в узлах 9 Сердечники 8 при 40 этом опираются на плоскости подложек 7 и поднимаются частью своих отверстий над проводами 10 и 11 до уровня,обеспечивающего просвет в отверстиях для прохода провода 12 обмотки считывания, имеющей переходы из ряда в ряд сердечников...

Номер патента: 1411821

Опубликовано: 23.07.1988

Авторы: Науман, Нефедов, Шумкина

МПК: G11C 7/00, G11C 7/10

Метки: адресно-разрядных, запоминающего, коммутатор, сердечниках, токов, устройства, ферритовых

...6, создавая току записи обход.ной путь через дополнительную шину2 выборки. Одновременно замыкаютсяпо одному ключу 3 записи в тех разря дах, где должна быть записана "1",Тем самым ток записи протекает через выбранную шину 1 выборки в разрядах, где осущес твляе тс я запись 1и через шину 2 выборки в разрядах ,где осуществляется запись ОТаким образом , в отличие о т и звес тного коммутатора адресноразрядныхтоков , число которых в запоминающемустройстве равно числу ра зр ядов К ,прецложенный коммутатор по зволяе тобойтись одним таким коммутатором .При э том аппаратурные затраты в так ом коммутаторе меньше, чем в К и звестных коммутаторах, и ток потребления меньше в К раз. формула изобретенияКоммутатор адресно-разрядных токов...

Номер патента: 1411822

Опубликовано: 23.07.1988

Автор: Ермолин

МПК: G11C 7/00

Метки: биаксах, выборки, запоминающего, матричном, накопителе, элемента

...формируется лишь в выбранном биаксе, способ может быть использован в накопителях системы ЗД на биаксах. С 2 ил.14822 Сос Тех витель Ю,Розенталд М,Дидык Редакто Корректор М.Демч атруше Заказ 3665/48 Подписное 1 омитета СССР открь ая на 4/ водственно-полиграфическое предприятие роектная, 4 жгород,Изобретение относится к вычислительной технике и может быть использовано при построении долговременных запоминающих устройств на би 5аксах.Цель изобретения - расширениеобласти применения способа путем выборки запоминающих элементов в накопителях системы ЗД. 10На фиг. 1 изображена схема прошивки биаксов в накопителе; на фиг.2временная диаграмма токов.В соответствии с предложенным способом выборку запоминающего элемен" ,15та в накопителе на...

Номер патента: 1411823

Опубликовано: 23.07.1988

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G11C 11/40

Метки: запоминающее, моп-транзисторах

...подается на вход 23 управления записью устройства и на выходе элемента 17 появляется высокий потенциал, который открывает транзисторы 6 и 7, через которые на вход инвертора 13 поступает сигнал с информационного входа 22 устройства, а на вход инвертора 14 - его инверсия.Если информации, поступающая на вход 22 устройства, совпадает с ранее записанной в элемент 1, то изменения состояния последней не происходит и после того, как сработает один из инверторов 13 или 14 и на его выходе появится высокий потенциал, на выходе элемента 18 появится низкий потенциал, который вызовет появление высокого потенциала на выходе инвертора 15, т.е. на выходе 25 устройства, что свидетельствует о завершении переходных процессов в этой фазе работы...

Номер патента: 1411824

Опубликовано: 23.07.1988

Авторы: Королев, Фастов

МПК: G11C 11/40

Метки: запоминающее, резервированием

...Формирователи 11 необходимы для обеспечения тока,пережигающего перемычки 17. Для определения секции, в которой находится первый неисправный элемент памяти, на адресные входы подается код его адресов, а на входы формирователей 13, кроме соответствующего данной секции, подается низкое напряжение, разрешающее пережигание. Дешифратор 9 в соответствии с адресом выбирает первый из формирователей 11, который подает на первую строку матрицы 12 высокое напряжение, В результате в первой строке сгорают все перемычки 11, кроме третьей, Аналогичным образом пережигаются перемычки 15 в остальных строках матрицы 12.314 После этого устройство готово к работе.В рабочем режиме на устройство подается номинальное напряжение питания, При таком напряжении...

Номер патента: 1411825

Опубликовано: 23.07.1988

Авторы: Брацлавец, Калнин, Плявинь, Рапопорт, Тале, Тарновский

МПК: G11C 13/04

Метки: активатором, записи, информации, кристалле, легированном, оптической, щелочно-галоидном

...анионных экситонов (фундаментальнойобласти поглощения кристалла), Привоздействии квантов света из этойспектральной области при комнатнойтемпературе создаются подвижные автокатализующиеся экситоны, которыепреимущественно распадаются на Р, НФФпары вблизи А - типа центров, Нцентры являются подвижными возбужденными состояниями и уходят с местараспада; на месте распада остаетсяР-центр и близлежащии А -типа центр,т,е, образуется пара Р, А - типацентров, Распределение концентрациипар этих центров по кристаллу (активной среде) представляет собойскрытую форму записанной информации.В принципе эта скрытая форма позволяет осуществить в дальнейшем как когерентную, так и некогерентную формуобработки информации, При когерентной форме используется...

Номер патента: 1411826

Опубликовано: 23.07.1988

Автор: Тани

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...последовательно. Коды ключевых символов подаются на входы 14, а коды порядкового номера символов в ключе на входы15, при этом при записи каждого символа активизируется сигнал 12 записии дается сигнал на вход 13 ("0" илиН 11 )После записи ключа в служебнойстранице стирается признак инициализированности ячейки 1 и туда записывается признак существования в ячейке ключа. Для этого на входы 15 дается адрес служебной страницы, навходы 14 код "0" ячейки блока 1, ана вход 13 значение "0" и производится запись сигналом 12Затем на входы 14 дается код наличия ключа (например, "1") и осуществляется записьединицы,Для записи следующего ключа можно начинать процедуру сначала иливыбирать следующую ячейку из числаактивизированных. Для этого...

Номер патента: 1411827

Опубликовано: 23.07.1988

Автор: Вохмянин

МПК: G11C 17/00

Метки: вохмянина, емкостного, запоминающего, накопитель, постоянного, типа, устройства

...образования стержней 4 разрядная шина 2, материалом которой служит твердая проволока, каждый разпоследовательно изгибается в одномФнаправлении и в одной плоскости через равные промежутки сначала на 90озатем как минимум на нечетное числораз на 180 , затем на 90 . При этомдля уменьшения индуктивности разрядньгх шин стержни 4 могут быть опаяны(не показано).Возможны два варианта исполненияэлементов связи. В первом адреснаяшина выполняется изолированным проводом на неиэолированных штырях, вовтооом неизолированная адресная шинанавивается на изолированные штыри.В первом случае необходимо производить распайку одного конца адресного провода после намотки. Во второмслучае неизолированный адресный провод навивается на специальный...

Номер патента: 1411828

Опубликовано: 23.07.1988

Авторы: Имнаишвили, Натрошвили, Саникидзе

МПК: G11C 19/00

Метки: многофункциональный, регистр

...Х; = 1 и Х, = 1, ,Х; подается на информационный вход 24;. При этом на выходе элемента ИЛИ-НЕ 14 появляется низкий потенци" ал, а на выходе восьмого элемента И 10 " высокий потенциал. После прекращения управляющих сигналов на входы 27, 30 и 31 высокий потенциал по" является на выходе элемента ИЛИ-НЕ 14, который открывает пятый элемент И 7, В результате ВЯ-триггер 2 пере" ходит в нулевое состояние. Если Х1 = О, то открывается соответственно15 20 25 четвертый элемент И б, и единица подается на Б-вход НБ-триггера 2,В описанных случаях результаты выполнения логических функций определились кодом на прямом выходе 19 ВБ-триггера 2, На инверсном выходе 20 ВЯ-триггера 2 можно получить ре- зультаты реализации таких логических функций, как...

Номер патента: 1411829

Опубликовано: 23.07.1988

Авторы: Варшавский, Кондартьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, мдп-транзисторах, регистр, сдвига

...транзистор 2,2 или 3,2 первой ячейки и, поскольку в исходном состоянии транзисторы 2.3 (3.3) в первой ячейке закрыты, то на стоке транзис-. тора 2.1 (31) этой ячейки (информационный выход 14, 16) появится высокий потенциал, открывающий транзистор 8 (9) и закорачивающий затворы транзисторов 2.2 и 2.3 (3,2 и 3.3).Появление высокого потенциала на выходе 14 и 16 открывает транзистор 4,2 (5,2) или 4.3 (5.3), что приводит к появлению низкого потенциала на выходе 15 (17), чем и завершается фаза запи-си информации. Одновременно с этим информация переписывается из первойячейки во вторую (на выходе 14 (16)соответствующей цепочки установитсянизкий потенциал) и далее.Фаза стирания информации начинается подачей высоких потенциалов...

Номер патента: 1411830

Опубликовано: 23.07.1988

Авторы: Веселовский, Гриц

МПК: G06F 12/00, G11C 19/00

Метки: блоков, буферное, запоминающее, информации, отображения

...И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5...

Номер патента: 1411831

Опубликовано: 23.07.1988

Авторы: Брыч, Древняк, Костик, Яворский

МПК: G11C 21/02, H03K 5/06

Метки: задержки, линия, цифровая

...его адресном входе установится код с выходасумматора 2, равный сумме входногоуправляющего кода И и кода с выхода;счетчика. 1. С появлением второгоотрицательного импульса на первомвыходе формирователя 3 (фиг. 2 в) происходит запись информации, установленной на информационном входе блока 5, установленному на адресной шинеадресу. Положительным перепадом свторого выхода формирователя 3 содер,жимое счетчика 1 увеличивается на,единицу,Благодаря тому, что запись информацки происходит по числу, равному сумме кода с выхода счетчика 1 и 5 О входного управляющего кода М, а считывание - по коду, установленному на выходе счетчика 1, через И тактовых импульсов, входная информация появится на регистрирующем устройстве.С изменением входного...

Номер патента: 1411832

Опубликовано: 23.07.1988

Автор: Семенов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...на информационный вход модулятора 7, на управляюй вход которого поступают импульсывыхода генератора 9. Под цействием,одулятора 7 дискретизированный анаоговый сигнал поступает на вход, усилителя 4, с выхода которого усиительный сигнал поступает на первыйформационный вход элемента 5 наход элемента 10 задержки, которыйбеспечивает задержку каждого дискретного сигнала аналоговой выборки наремя Т, необходимое для хранениявыборки аналогового сигнала. С выхода элемента 10 задержки дискретизифованнаявыборка аналогового сигна4 а поступает на информационный входдемодулятора 6, на управляющий входкоторого поступают импульсы с выхода генератора 9 через второй элемент 11 задержки, которые также зафержаны на время хранения аналоговой выборки Т...

Номер патента: 1411833

Опубликовано: 23.07.1988

Автор: Пиняев

МПК: G11C 27/00, G11C 27/02

Метки: выборки-хранения

...в стробоскопических преобразователях.Цель изобретения - повышение точости устройства за счет компенсаи паразитных токов. 10На чертеже представлена принцииальная схема устройства.Устройство содержит первый и втоой операционные усилители 1 и 2, лючевой элемент 3, накопительный лемент 4 на конденсаторе, компен-. ирующий элемент 5 на резисторе.Устройство работает следующим бразом.В момент выборки элемент 3 замнут, его сопротивление мало, и элеент 4 быстро заряжается до напряже- ия входного сигнала, поступающего о входа устройства через усилитель 1, Время выборки определяется посто иной времени цепочки выход усилитея 1 - открытый элемент 3 - элемента также быстродействием усилитея 1. В режиме хранения на элементе 5 создается разность...

Номер патента: 1411834

Опубликовано: 23.07.1988

Авторы: Корженевский, Рябуха

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...из выходов 5 выдается единичный сигнал, который через элемент ИЛИ 17 поступает на вход соответствующего элемента И 18, Допустим, например, что на выходы 3 выдаются вторые разряды всех модулей 1 -11, памяти, при этом формирователь 9 сформирует единичный сигнал ошибки, который поступает на входы элементов И 18 и.разрешает выдачу в блок 20 сигналов коррекции. В качестве сигналов коррекции в данном случае используются сигналы на выходах 5 о двойных ошибках; среди которых только .один сигнал равен единице, Этот единичный сигнал складывается в блоке 20 по модулю два с соответствующим информационным разрядом. В результате на выходы 21 выдается исправленное слово. Аналогично исправляется ошибка при считывании третьих разрядов всех...

Номер патента: 1411835

Опубликовано: 23.07.1988

Авторы: Глух, Шубина

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...правильной работе, например, блока б с выхода сумматора 13 на входы элементов И 15 поступает сигнал, разрешающий передачу информационного слова из блока 6 через элементы ИЛИ 1 1 в регистр 8. В противном случае с выхода сумматора 13 через элемент НЕ 17 на входы элементов И 16 поступает сигнал, разрешающий передачу информационного слова из блока 7 в регистр 8.Таким образом, при каждом обращении к устройству при наличии сбоя или отказа конкретной ячейки блока 6 на выход.10 устройства информация поступает с аналогичной ячейки блока 7, При этом при наличии сбоя или от11835 Формула изобретения Запоминающее устройство с самоконтролем, содержащее первый и второй блоки памяти, регистр слова, первый сумматор по модулю два, элементы ИЛИ, элемент И...

Номер патента: 1411836

Опубликовано: 23.07.1988

Авторы: Габсалямов, Лашевский, Шейдин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...блока 1. Триггер 14 находится в состоянии, соответствующем первой по- ловине блока 1.При наличии сигналов "Режим" и "Запись" выполняется только одна операция "Запись в блок памяти". Номер половины блока памяти определяется старшим разрядом регистра 2 адреса. На выходе 44 сигнал "Разрешено считывание" вырабатывается по сигналу "Конец записи" на выходе элеМента 28 задержки. Запуск элемента 28 задержки выполняется сигналами "Запись" на входе 40 устройства и "Режим" на входе 42 устройства посредством элементов ИЛИ 21 и И 23.При чтении информации на входы устройства поступает код адреса на вход 45, сигнал "Пуск" - на вход 39, сигнал "Считывание" - на вход 41. Выполняется чтение из блока 1 аналогично первому чтению при операции "Запись"....

Номер патента: 1411837

Опубликовано: 23.07.1988

Авторы: Николаев, Шабанов

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...закрывает ключ 11 по управляю- э 0 щему входу. Поэтому ток с выхода стабилизатора 3 тока не поступает на вход питания накопителя 1.1При отключении основного источника питания прекращается питание накопителя 1 через разделительный элемент 5, а также прекращается питание блока 2 сопряжения и подзарядка резервного источника питания 4 черезумножитель 9 напряжения и стабилизатор 3 тока. Отсутствие напряженияна управляющем входе ключа 11 открьгвает последний. Напряжение от резервного источника питания 4 через ключ11 и стабилизатор 10 напряжения поступает на вход питания накопителя 1.фильтрующий элемент 8 ограничиваетброски напряжения при переключениипитания, а также уменьшает пульсациинапряжения питания накопителя 1.Стабилизатор 10...

Номер патента: 1411838

Опубликовано: 23.07.1988

Авторы: Бабаев, Бакакин, Толчинский

МПК: G11C 29/00

Метки: памяти, постоянной

...блока 22. При этом фиксируется адрес неисправности и по окончании операции печати формируется импульс, который поступает на вход 75 распределителя 6, включается триггер 61, формируется на выходе 70 импульс пуска временной диаграммы следующего цикла и импульс счета на выходе 69.Проверка кодового жгута осуществляется аналогично проверке ПЗУ, 1411838Начало каждого провода жгута подключается к выходу дешифратора 14через контакты коммутатора 15. Вторыеконтакты каждой группы через второйвыход коммутатора 15 подключены квходу блока 16,При надежном контактировании сигнал, поступающий с дешифратора 14,проходит через контролируемый провод 10и через вторые контакты поступаетна вход блока 16 а с его выхода 9на вход Формирователя 11 для включения...

Номер патента: 1413674

Опубликовано: 30.07.1988

Авторы: Буч, Калинин, Попечителев, Стерлин

МПК: G11C 11/00

Метки: запоминающее

...элемент И 19 во время текущего кадразаписи проходит на один из входов элементов ИСКЛЮЧАКЮЮЕ ИЛИ 21, - 21, Поскольку на выходе генератора 17 (при отсутствии запускающего сигнала на управляющем входе 26) в это время будет уровень Ф, то дешифратор 20 закрыт и на всех его выходах устанавливается уровень 1. Так как сигналы на обоих входах всех элементов 21, - 21 совпадают, то на их выходах формируется сигнал записи, действующий в продолжение всего строб- сигнала формирователя 15.Сохраняется установленный принцип работы ЗУ " непрерывное цикличное обращение к элементам памяти, при котором включение и выключение сигнала записи синхронизировано с циклами обращения.Чтобы согласовать во времени сигнап записи и установку входной видеоинформации на...

Номер патента: 1413676

Опубликовано: 30.07.1988

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...второго триггера 7 и элемента 16 индикации остается неизменным. В режиме "Контроль" логи" ческий "0" на входе 13 разрешает работу генератора 12, определяет работу счетчика 6 в режиме непрерывного пересчета генератор 12 работает в автоколебательном режиме) и работу мультиплексора 18 в режиме передачи с входов А А , При этом состояние счетчика 6 не зависит от сигналов на его входах данных, а состояние выходов мультиплексора 18 не зависит от50 состояния сигналов на его входах В В . Так как стимуляция адресных входов блока 1 оперативной памяти осуществляется разрядамисчетчика 6, начиная с З-го, то длительность обращения к блоку 1 оперативной памяти55 составляет 8 тактов синхросигнала генератора 12 (состояние счетчика 6 изменяется по...

Номер патента: 1417035

Опубликовано: 15.08.1988

Авторы: Казла, Рагульскис, Римшялис, Федаравичюс

МПК: G11C 5/12

Метки: запоминающих, матриц, прошивки, сердечников, ферритовых

...2 приводится во вращательное движение вал 3 с закрепленной на нем кассетой б и катушкой 7, а также втулка 16 с шаговым электродвигателем 15, который жестко соединен с ней, Во вращательное движениеприводится и прикрепленный к втулке16 токосъемник 17, через которыйобеспечивается питание шагового электродвигателя 15. Вращательное движение, которое сообщается валу 3 с катушкой б и кассетой 7, служит дляобеспечения вращения прошивочногопровода 8, увеличивая этим его прямоту и продольную жесткость..Одновременно с подачей сжатоговоздуха и началом вращения вала 3 сзакрепленными на нем перечисленнымиэлементами от блока 22 питания подается сигнал питания шагового электродвигателя 15, в результате приводитсяво вращательное движение его ведущий...

Номер патента: 1417036

Опубликовано: 15.08.1988

Авторы: Баринов, Гафаров, Титов

МПК: G11C 11/40

Метки: запоминающее

...обеспечивают надежное считывание информации из ЗУ. Сигнал с первого выхода блока 10 синхрониза" ции поступает на первый вход 20 ФИВ 13, имеющего характеристики, идентичные основным ФИВ 12, второй вход 26 ФЛВ 13 подключен к.шине 14 опорного напряжения, потенциал которой определяется в зависимости от сигналов, задаваемых ФИВ 12 в нормальных усло" виях. В результате на выходе ФИВ 13 формируется сигнал, имеющий характеристики, аналогичные характеристикам сигналов, вырабатываемых основными ФИВ 12, если бы в ЗУ не было бы блока 15 контроля. Сигнал с выхода дополнительного ФЛВ 13 поступает на вход 16 блока 15 контроля, на выходе 17 которого формируется сигнал с параметрами, зависящими от того, обеспез 14170чивают или нет параметры сигналов...

Номер патента: 1417037

Опубликовано: 15.08.1988

Автор: Вербовецкий

МПК: G11C 11/42

Метки: ассоциативный, запоминающего, коррелятор, оптический, устройства

...через буферный накопитель 18и формирователь 21 управляющих сигналов поступают на излучательный блок1, например, в виде электрическихсигналов. Блок 1 преобразует электрические сигналы в оптические, например, таким образом, чтобы каждому и-му ассоциативному признаку соответствовала и-я строка оптичесрх сигналов на выходе блока 1, причем эти оптические сигналы, например, отображают ассоциативные признаки в прямомпарафазном коде, между двоичными знаками которого располагаются опорные разряды в простом коде. При этом кох 1 ичество единичных опорных сигналовравно 1+(Б).Оптические сигналы с блока 1 поступают в проекционный блок 2.По команде генератора 16 из канала 17 К (где К=1,2,3г - число строк в управляемом транспаранте 3)...

Номер патента: 1417038

Опубликовано: 15.08.1988

Авторы: Григорьев, Кузнецов

МПК: G11C 27/04, H03K 5/06

Метки: аналоговых, задержки, сигналов

...задержки аналоговых сигналов поступает на информационньй вход входного усилителя 2 с дискретно-изменяемым коэффициентом усиления и на вход АЦП 4. Последний вырабатывает дискретный сигнал в форме двоичного кода значение которого соответству 55Ует тому интервалу входных напряжений, в котором находится значение входного сигнала в данный момент времекн. Этот дискретный сигнал подается на входы управления коэффициентом усиления входного усилителя 2, и его коэффициент усиления изменяется. Зависимость коэффициента усиления от дискретного сигнала выбрана таким образом, чтобы величина сигнала на информационном выходе входного усилителя 2 находилась в пределах динамического диапазона блока 1 задержки аналоговых сигналов при любых возможных...

Номер патента: 1417039

Опубликовано: 15.08.1988

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...одновибратор 8 30. Выработанный одновибратором 8 30 импульс, прой. дя через элемент И-НЕ 34, поступаетна суммирующий вход счетчика адреса чтения, вычитающий вход счетчика объема накопителя, модифицируя их значения (задним фронтом). Одновременно он блокирует на элементе И 10 поступ ление входных данных на вход-выход накопителя, задает режим чтения накопителю (через элементы НЕ 40, ИЛИ 4 1) и записывает считанные данные в выходной регистр 7 числа, в то же время задним фронтом устанавливает Р- триггер 11 в лог. "1", и на его инверсном выходе появляется сигнал лог, "0". Этот уровень блокирует (на элементе И-НЕ 32) механизм автоматического чтения и одновременно вьдает" ся на выход устройства "Готовность", сообщая о том, что очередные данные...

Номер патента: 1417040

Опубликовано: 15.08.1988

Авторы: Богданов, Зубцовский, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков 1 -1 щ, данные в которые не записаны. 11 ри выполнении операции чтения на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 данных из последней заполненной в режиме записи ячейки последнего из блоков 1 -1 адрес которой содержит 1 Мфся в счетчике 32. По окончании чтения задним фронтом сигнала на входе 16, проходящим через элементы И 21 и ИЛИ 36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных из 1-го (где 1( сМ) блока...

Номер патента: 1417041

Опубликовано: 15.08.1988

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...такого рода дефектов используется метод контроля по модулю два считанной информации, которая после5 14 четвертого такта оказывается записанной в старших разрядах всех счетчиков 36. Так как каждая связанная пара БИС (например, 1 и 10; 2 и 11 и т.д,) используется одновременно в информационных разрядах двух байтов, необходимо иметь контрольный разряд на каждый байтВначале проводится проверка исправности этих разрядов. Если триггер 39 одного из двух контрольных разрядов не сработал в четвертом такте, то на выходе элемента И 23 и на одном из входов элемента НЕ-И 33 будет "0". Поскольку в устройстве имеется хотя бы один неисправный разряд счетчика 36 с кодом 10 на выходе элемента И 27, а значит, и на входе элемента НЕ-И 33 будет "0", то после...

Номер патента: 1417042

Опубликовано: 15.08.1988

Авторы: Гафаров, Ковалдин, Насонов, Титов

МПК: G11C 29/00

Метки: запоминающее, резервированием

...выборки элементов памяти при записи происходит аналогично, данные с входа/выхода данных ЗУ поступают на входы/выходы основного и резервного накопителей и записываются в выбранные элементы памяти.При изменении любого адресного сигнала на входах 10. ЗУ на выходе детектора 8 смены адреса появляется кратковременный импульс смены адреса, имеющий логический уровень, на выхо" дах элементов И 11 формируется уровень сигнала, запрещающий работу дешифратора 4 и выбор элементов памяти из основного и резервного накопителей., независимо от логических уровней сигналов на вторых входах элементов И 11 (фиг,2 д,е) . Таким образом, при смене адресных сигналов на входах ЗУ происходит кратковременный запрет обращения к накопителям,...