G11C — Запоминающие устройства статического типа

Номер патента: 809382

Опубликовано: 28.02.1981

Авторы: Брайловский, Крылов, Лазер, Лиогонькая

МПК: G11C 19/00

Метки: памяти, сдвиговогорегистра, ячейка

...к первой шине сдвига,третьи входы - ко вторым выходам ячейкн памяти, а третьи входы пятого и шестого элементов И коммутационного триггера соединены со второй шиной сдвига,На чертеже представлена схема ячейки памяти для сдвигового регистра.Ячейка памяти содержит триггер памяти 1, выполненный на элементах И 2и 3 и элементах ИЛИ-НЕ 4 и 5, коммутационный триггер 6, выполненный наэлементах И 7 - 10. причем вторые входы элементов 9 и 10 соединены со входами 11 и 12 ячейки памяти, выходыаэлементов ИЛИ-НЕ 4 и 5 соединены спервыми выходами 13 и 14 ячейки памяти, а третьи входы элементов И 9 и 10соединены со вторыми выходами 15 и16 ячейки памяти, вторые входы элементов И 9 и 10 соединены с первой шинойсдвига 17, третьи входы элементов И 9и 10 -...

Номер патента: 809383

Опубликовано: 28.02.1981

Автор: Киляков

МПК: G11C 19/36

Метки: регистр, сдвига

...такой форме воэможность для неодновременного открытияэлементов "Запрет (одна иэ причин неправильного сдвига) в импульс прямоугольной формы, благодаря чему неодно 35временность открытия исключается. Инвертор, преобразует указанный импульсненулевой амплитуды в импульс той жедлительности, но с нулевой амплитудой,которая как раз и нужна для открытия40элемента "Запрег".Регистр сдвига работаеь следующимобразом.В исходном состоянии регистра конденсаторы 12,1-12.3 заряжены, на вы 15ходе инверторов 8,1-8.3 присутствуютсигналы, элементы "Запрет" 3.1-3.3 и4.1-4.3 закрыты и в разрядах отсутствует информация.Б начале поступления первого кода на входных шинах появляется комбинациястатичных сигналов " 1, а на входах элементов 6,3 и 7.3 - один...

Номер патента: 809384

Опубликовано: 28.02.1981

Автор: Борисов

МПК: G11C 19/36

Метки: памяти, регистрасдвига, ячейка

...окончания заряда конденсатора,Иа чертеже представлена функциональная схема предложенной ячейки памяти.Ячейка содержит первый и второй(например конденсатор) элементы 1 и 2памяти, элемент 3 нагрузки, развяэывающие элементы 4 и 5, элемент ИЛИИЕ 6, ключ 7, датчик 8 окончания зарядаконденсатора, элемент 9 согласования,шины 10 и 11 питания, входы 12 и, 13ячейки памяти. Ячейка памяти работает следующимобразом.При отсутствии записи основной эле мент 1 памяти находится в непроводящем .состоянии. Изменение состояний ключа 7 на него не влияет,Запись 1" в ячейку памяти производится при отсутствии тактовых импульсов, 55 Элементы записи иа чертеже не показаны. При подаче на вход 12 импульсов попожительной полярности элемент 1 переходит в...

Номер патента: 809385

Опубликовано: 28.02.1981

Авторы: Апивала, Факторович

МПК: G11C 11/14, G11C 19/08

Метки: кольцевой, регистр, сдвиговый

...смежными параллельными участками каналов 2 продвижения магнитных доменов. Шина 6 записи, выполненная в виде меандра, расположена в месте пересечения прямолинейного участка канала 2 с шиной 5 удержания доменов между соответствующими З 0ветвями стоп-шины 4, Блок 7 считывания информации соединен с каналами 2продвижениям магнитных доменов.Кольцевой сдвиговый регистр работаетследующим образом,При подаче импульса записи в шину 6 в канале 2 зарождается домен 3, Затем ко всей пленке. прикладывается однородное продвигающее поле, которое вызывает рост записанного домена в обе40 стороны вдоль оси легкого намагничивания, Одновременно с приложением оцнородного продвигающего поля в стоп-ши. ну 4 подаются импульсы тока. Поле, созданное этим током, в...

Номер патента: 809386

Опубликовано: 28.02.1981

Авторы: Берсон, Буртов, Марголин

МПК: G11C 19/00, G11C 29/00

Метки: встро-енным, контролем, сдвига

...полупериод такта будеттакже уровень "1", Высокие потенциалына управляющих входах блока 5 разрешают прохождение инвертированных значенийсигнала старшего разряда регистра 1 сигнала последовательного входа регистраи контрольного разряда на входы блока2 свертки на другие входы которого поступают текущие значения сигналов всехразрядов регистра .1. При сложении по модулю два прямые и инверсные значениясигналов старшего разряда регистра 1 иконтрольного разряда дают логические"1", а.в сумме - логический О". Поскольку на вход блока 2 свертки с шины 6поступает будущее значение младшегоразряда регистра 1, то тем самым в положительный полупериод такта на выходеблока 2 свертки формируется значениечетности будущего такта, которое...

Номер патента: 809387

Опубликовано: 28.02.1981

Авторы: Комухаев, Любарский

МПК: G11C 19/00

Метки: сдвига

...блок 6 разрешения выборки информации подключает (+1)-ые элементы И каждой группы для передачи следующих Д разрядов входного регистра 1. На щ такте (здесь на 4-м) происходит подключение (+ н)-го элемента И элементов 2 и передача кода последних д. разрядов входного регистра 1.Таким образом, за щ -тактов (здесь за 4) происходит передача со сдвигом на 0 - и разрядов всего содержимого входного регистра 1 поразрядов через элементы 2 И ИЛИ на сдвигатель 3. Сдвигатель 3 также за в тактов осуществляет сдвиг заданного кода по в " разряй дов на 01- разрядов. Со сдвчгателя 3 информации на первом также записывается в О, 1 ъ, 2 ю,п(-1) разряды выходного регистра 4. На втором такте происходит эапись в 1, ю+1 , тп( -1)+1 разряды выходного регистра 4 и...

Номер патента: 809388

Опубликовано: 28.02.1981

Авторы: Колтыпин, Шацкий

МПК: G11C 21/00

Метки: динамическихблоках, памяти, регенерацииинформации

...элементы ИЛИ иформирователь сигнала регенерации, входкоторого соединен с выходом первогоэлемента ИЛИ, один из входов первогоэлемента ИЛИ подключен к единичномувыходу триггера фиксации обращений, другой вход первого элемента ИЛИ соединенс выходом элемента И и управляющимвыходом устройства, выход формирователясигнала регенерации подключен к первымвходам вторых элементов ИЛИ, вторыевходы которых соединены с выходами де -шифратора выборки групп, накопителей,выходы вторых элементов ИЛИ подключенык другим входам формирователей сигналасравнивается код на шинах 14 с содержимым счетчика 2 и при их совпадении вырабатывается сигнал установки в "1 триггера 6 фиксации обращений, который по способу организации логических связей является Й 5...

Номер патента: 809389

Опубликовано: 28.02.1981

Авторы: Захаров, Старин, Тимонин, Юрков

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...однако последовательность импульсов при любомуправляющем коде преобразователя Кодчастота 9 повторяется через 2" импульсов. 40На чертеже представлена структурнаясхема предлагаемого устройства,Устройство содержит форм ировательрадиосигналов 1., двоичный счетчик 2,блок управления 3, элементы И 4, 5, 6,триггер 7, генератор опорных сигналов 8, 45преобразователь "Код - частота" 9, делитель частоты 10 и фильтр 11.Устройство работает следующим образом,Перед началом работы триггер 7 устанавливается в исходное положение, приэтом подается разрешающий потенциална элементы И 4 и 5, открывающиецепи счета и сброса счетчика 2, и подается сигнал, запрещающий работу преобразователя "Код-частота" 9, Входной радиосигнал подается нв формирователь 1,где...

Номер патента: 809390

Опубликовано: 28.02.1981

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...напряжения 30от входов 15 и .11 к выходу 4;О ,О - напряжения смещения нуляосновного усилителя по входам 8, 14 и 15, 11 соответственно с учетом синфазных ошибок в режиме выборки.Конденсатор 10, подключенный к выходу4 основного усилителя 1, также заряжается в режиме выборки до напряжения О 40При переходе в режим хранения размыкаются ключи 12, 16 и 9 и замыкаютсяключ 17, подключающий вход 14 основного усилителя 1 к шине нулевого потенциала, и ключ 7, замыкающий цепь обшей обратной связи. Напряжение О запоминается на конденсаторе памяти 10.В режиме хранения на выходе устройства присутствует постоянное напряжение, амадее их при- давля- можициенты п о упростить отношению сопротивлений резисторов 6 и 3;Оо - напряжение смешения...

Номер патента: 809391

Опубликовано: 28.02.1981

Авторы: Курышов, Нерубацкий, Осьминин, Подунаев, Ташлинский

МПК: G11C 27/00

Метки: аналоговое, запоминающееустройство

...5, второй ключ 6, накопительный элемент(конденсатор) 7 и повторитель 8 напряжения,Предлагаемое устройство работаетследующим образом,20В исходном состоянии первый ключ 1закрыт сигналом компаратора 2, а второй ключ 6 открыт сигналом формирователя 5. Накопительный элемент (конденсатор) 7 разряжен через второй ключ 6,напряжение на нем равно нулю. Перед началом .запоминания на синхронизирующийвход устройства подают синхроимпульс,поп йствием которого формирователь 5вырабатывает импульс, длительностьюравный требуемому времени запоминанияамплитуды входного импульса. Выработанный импульс закрывает второй ключ 6,подготавливая тем самым устройство кработе, С приходом на вход устройстваисследуемого импульса, напряжение на35первом входе...

Номер патента: 809392

Опубликовано: 28.02.1981

Автор: Ямный

МПК: G11C 27/00

Метки: аналоговое, запоминающееустройство

...ключ с первым входом питания операционного усилителя, второй вход питания кото 35 рого через четвертый ключ соединен со второй шиной питания, одновибратор, вы-, ход которого соединен со входом управляющего элемента, вход одновибратора через последовательно соединенные второй нели 40 нейный элемент и второй пассивный элемент подключен к одной из обкладок второго накопительного элемента - конденсатора, причем выход управляющего элемента, третий вход оптрона и другие обкладки конденсаторов соединены с шиной45 нулевого потенциала, между четвертым входом оптрона и первым входом питания операционного усилителя включен пятый ключ, управляющий электрод которого подключен через второй пассивный и вто рой нелинейный элементы к входу...

Номер патента: 809393

Опубликовано: 28.02.1981

Авторы: Ваняшев, Мякиньков, Тищенко

МПК: G11C 29/00

Метки: памяти, посто-янной

...-го дешифратора подключены к выходам блока 4, соответствующим п-музнаку контролируемого числа. Выходы809393 дешифратаров 2 соединены со входамиэлементов ИЛИ 3, причем первые выходы всех дешифраторов 2 подключены ковходам первого элемента ИЛИ 3, вторыевыходы - ко входам второго элементаИЛИ 3 и т,дв -ые выходы всех дешифраторов 2 подключены ко входами -го элемента ИЛИ 3. Выходы элементов ИЛИ 3 подключены ко входам схемы1 сравнения. о. Устройство работает следующим образом,Считанная из блока 4 информация по. ступает на входы дешифраторов 2, Приэтом на одном из выходов каждого дешифратора 2 возникает сигнал. При правиль. но считанной информации, учитываячтосоставляющие ее комбинации различны,сигналы возникают на различных...

Номер патента: 809394

Опубликовано: 28.02.1981

Авторы: Акопов, Терзян, Чахоян

МПК: G11C 29/00

Метки: запоминающее

...что имеется блок дляобнаружения ошибок и что в исходном состоянии во всехраэрядных счетчиках 5и ячейкахнакопителя 2 записаны нули.Пркобращении к ЗУ его М разрядов кода адре-са подаются на регистр 1 через входы 8,а сигнал обращения к ЗУ поступает навход 6 устройства, Счетчик 5 каждыйраз при поступлении сигнала обращения наРвход 6 начинает перебор всех своих 2состояний, начиная с нулевого, Причемпосле установки каждого нового состояния счетчика 5 происходит считываниеинформации из накопителя 2, Счетчик5 прекращает свою работу либо при появлении сигнала совпадения на выходеблока 3, либо при отсутствии единицы на втором выходе накопителя 2, либопосле окончания перебора.При возникновении ошибки в считанномиз ЗУ слове блок для...

Номер патента: 809395

Опубликовано: 28.02.1981

Авторы: Беляков, Журавлев

МПК: G11C 29/00

Метки: памяти

...В случае неравенства кодов фиксируется неисправность данной ячейки памяти. По сигналу с выхода блока 4 управления первый формирователь 13 адресаформирует следующий код адреса, по которому в третий накопитель 12 записывается код адреса неисправной ячейки, поступающий на его первый вход записи 26с выхода регистра 5 адреса, и верныйкод числа, хранимый в этой ячейке, поступающий с выхода эталонного накопителя 8 на второй вход записи 27. Далее посигналу с блока 4 управления второй формирователь 16 адреса формирует следующий адрес и устройство начинает проверку следующей ячейки памяти контролируемого постоянного накопителя 34,После проверки последней ячейки памяти по сигналу с блока 4 управленияпроизводится запись во второй регистр15 числа...

Номер патента: 809396

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Огнев, Столяров, Шамаев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...подключены соответственно ко входу и к выходу контролируемого блока 6 постоянной памяти, выполненного на запомина ющих микросхемах (ЗМ).Устройство работает следующим образом.Блок 4 управления вырабатывает и выдает на вход 6 блока - постоянной памяти импульсы обращения и последовательность кодов адреса для выборки запоминающих микросхем в соответствии с позициями систематического кода Хемминга, причем адреса слов в пределах информационной емкости запоминающей микросхемы выбираются последовательно, т.е. выбирается первый ряд микросхем и последовательно перебираются адреса слов, относящихся к первому ряду. 40Считываемая информация суммируется методом контрольного суммированияв блоке 5 многоразрядных сумматоров.После окончания выбора...

Номер патента: 809397

Опубликовано: 28.02.1981

Авторы: Городний, Корнейчук, Кудрицкий, Орлова, Сергеев, Шекунов

МПК: G11C 29/00

Метки: запоминающее, кор-рекцией, ошибок

...входов элементов 18 ИЛИ, другие входы которых подключены к выходам элементов 19 И, первые входы которых соединены с выходом триггера 22, первый вход которого через элемент 21 задержки соединен с выходом элемента 20 ИЛИ, входы которого подключены к выходам элементов 18 ИЛИ.Входы элементов 1 б И-НЕ, вторые входи элементов И 17 и 19 и триггера 22 подключены ко входам второго блока 15 местного управления, выходы которого соединены с выходами элементов 18 ИЛИ.Предлагаемое ЗУ с коррекцией ошибок работает следующим образом,При обращении к ЗУ на вход блока4 подается код адреса.При записи на вход регистра 1 поступает информационное слово. С выхода регистра 1 информационный код поступает (при наличии разрешающегосигнала на выходе блока 4) через....

Номер патента: 809398

Опубликовано: 28.02.1981

Авторы: Дробязко, Кениг, Корнейчук, Кучер, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, само-контролем

...сигналов сдвига и дешифраторов6.1-6.М подключены к другим выходамблока 7 управления соответственно.При этом формирователь 4 кодовыхсигналов сдвига выполнен содержащим(фиг, 2) первый 4.1 и второй 4,2регистры, вычитатель 4.3, первый4.4 и второй 4,5 элементы И первыйтриггер 4.6, третий элемент 4.7 И,второй триггер 4,8 и счетчик 4.9. Выходы регистров 4.1 и 4.2 подключены соответственно к первомуи второму входам вычитателя 4.3,40 первый выход которого соединен спервыми входами первого 4,4 и второго 4.5 элементов И. Выходы элементов И 4.4 и 4.5 поключены соответственно к входам первого триггера 4,6, единичный выход которогосоединен со вторым входом второгоэлемента 4.5 И, первым входом третьего элемента 4.7 И и первым входом второго триггера...

Номер патента: 809399

Опубликовано: 28.02.1981

Авторы: Косов, Монахов, Савельев, Ткачева

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...3, вторым входом схемы 4 поразрядного сравнения и первыми входами второго 13 и третьего 14 элемен 4 О тов ИЛИ и со вторыми входами второго 13 и третьего 14 элементов ИЛИ.Выход второго элемента 13 ИЛИ Подключен ко входу сумматора 15.Устройство работает следующимобразом.В режиме контроля информация,соответствующая хранимой в проверяемом блоке постоянной памяти,через регистр 11 числа и третий элемент 10 И поступает на вход первогоэлемента 9 ИЛИ и вместе с кодамиадресов записываются в накопитель3. После этого по управляющим сигналам из блока 1 управления информация считывается из накопителя3 и поступает для контроля на регистр 11 числа, а также сумматор15 и блок 16 контроля по модулютри,Описанные операции составляют60 подготовительный этап...

Номер патента: 809400

Опубликовано: 28.02.1981

Авторы: Кондратьева, Косов, Милованов, Мхатришвили, Проскуряков, Савельев, Фокин, Щербаков

МПК: G11C 29/00

Метки: запоминающее, кор-рекцией, программы

...стандартных логических элементов, элементов задержки, триггеров, регистров и тумблеров установки режимаОн включает в себя элементы И, ИЛИ,инверторы НЕ, генератор стандартных сигналов прямоугольной 4 ормы,счетчик на триггерах, триггеры рабочего режима и режима ручной коррекции, триггеры записи-считыванияи элементы согласования. В рабочемрежиме дополнительный блок 10 управления преобразует поступаюШиеиз блока 1 управления сигналы запуска и установки нуля в сигналыразрешения пропуска рабочего адреса через первый элемент И .13 в блок2 постоянной памяти и через второйэлемент И 14 из дополнительного адресного регистра 8 в блок 12 полупостоянной памяти. Сигнал с регистра кода неиспранных адресов 3преобразуется в дополнительном блоке 10...

Номер патента: 809401

Опубликовано: 28.02.1981

Авторы: Дрель, Шварц

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...управляющий вход связан сблоком 3 управления, а выходы подключены к входам сумматора 2. 45Контролируемый блок 7 постояннойпамяти кроме контролируемых чиселсодержит контрольнув константу, которая может быть размещена в однойили двух ячейках памяти, с помощьюкоторой осуществляется контроль.. Сумматор 2 имеет индикацию чтопозволяет производить контроль блока7 постоянной памяти при отсутствиив последнем контрольной константы,Блок 3 управления осуществляетсинхронизацию и управление работойвсех узлов и блоков устройства.Работа устройства для контроляблоков постоянной памяти в антоматическом режиме осуществляется сле- фодувшим образом.Перед началом работы блок 3 управления осуществляет обнуление регистра 1 числа, сумматора 2 и регистра4 адреса....

Номер патента: 809402

Опубликовано: 28.02.1981

Авторы: Анучин, Гаврилов, Пелипейко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем, устрой-ctbo

...указывает на неисправныйразряд соответствующей функциональной группы. Таким образом локализуется неисправная сменная плата,а н случае, если функциональнаягруппа содержит по одной микросхеме в каждом разряде, можно указатьнеисправную микросхему памяти. С целью более полной проверки ячеек памяти описанный процесс повторяетсяс записью в память инверсных значений номеров Функциональных групп.В режиме контроля устройствоработает следующим образом,Блок б управления последовательно изменяет,состояние счетчика 2 и обеспечивает запись в ячейкеблока 1 памяти кода, поступающегос дешифратора 7 через блок 8 вентилей, мультиплексор 9 и регистр 3.Дешифратор 7 преобразует код адресаячейки в код номера функциональнойгруппы, в которой находится...

Номер патента: 809403

Опубликовано: 28.02.1981

Авторы: Гарбузов, Огнев, Сарычев, Шамаев

МПК: G11C 29/00

Метки: авто-номным, запоминающее, контролем

...контрольных разрядов кода Хэмминга, ко вторым формирователям 5 четности, а также выходов Формирователей 4 и 5 к входам накопителя 1 и выходов накопителя 1 к входам третьего 6 и четвертого 9 формирователей показана посредством Н-матрицы кода (Фиг. 2). Цифрами 188 обозначены информациннные разряды числа СО, С 7, разряды кода Хэмминга, С 1Сб - контрольные разряды,образуемые формирователями четности, О, 7 - разряды проверочного слова, образуемые Аормирователем 6 проверочного слова, 1 - 6 - разряды проверочного слова, образуемые выходными Аормирователями 9 четности,Устройство работает следующимобразом.При записи число с входных шин10 2 поступает на информационные входынакопителя 1, на входы первого формирователя 4, Формирующего контрольные...

Номер патента: 809404

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...чертеже представлена блок-схемапредлагаемого устройства.Устройство содержит блок 1 постоянной памяти, сумматор-вычитатель 2,блок 3 сравнения, блок 4 установкиконтрольных чисел, блок 5 управления, реверсивный "четчик б, дешиФратор 7.Устройство работает следующимобразом,При подаче из блока 5 управленияна вход блока 1 памяти кода адреса 45и импульса запроса, числа считываются и поступают на входы сумматоравычитателя 2, где и начинают складываться, Единицы переполненияпоступают при сложении в реверсивныйсчетчик б, и он меняет свое состояние, ДешиФратор 7 в соответствиис состояниями реверсивного счетчика б выдает в блок 5 управления инФормацию о его состоянии. Как только состояние счетчика станет равным01, по сигналу из блока 5 управления...

Номер патента: 813504

Опубликовано: 15.03.1981

Автор: Шашук

МПК: G11C 8/00

Метки: адресовиз, блоков, выборки, памяти

...счетчика записи поступает импульс смены адреса записи и счетчикформирует следующий, отличающийсяна единицу, адрес записи. Неравенство адресных кодов индицируется элемен 40том сравнения и на его выходе появляется сигнал, соответствующий логическому нулю и снимается сигнал запретачтения. Если теперь произойдет чтение, то изменится на единицу код адреса чтения, Коды адреса записи иадреса чтения опять станут равными,что повлечет повторное формированиесигнала запрета чтения. При последующих записях и чтениях коды адресов будут возрастать, однако, код адреса чтения не сможет привысить кодаадреса записи, что позволяет избежать чтения по адресам ячеек памяти,не содержащих информацию.Каждый из адресных счетчиков представляет собой...

Номер патента: 813505

Опубликовано: 15.03.1981

Авторы: Берг, Лашевский, Максимов, Старос, Хавкин

МПК: G11C 11/06

Метки: выборкой, запоминающее, непосред-ственной

...устройства.Запоминающее устройство представляет собой набор нечетных 1 и четных 2 кассет, собранных вместе с контактной рамкой средних точек разрядных 30 обмоток 3, имеющей выводные контакты4, по краям набора кассет расположеныкрышки 5. Части устройства соединеныс помощью стержней б.Крышки 5 снабжены металлическимиконтактами 7 и реэьбовыми втулками 8,предназначенными для крепления запоминающего устройства. Выводы кассет,расположенные с одной стороны, соединяются между собой посредствомперемычек 9.Кассета запоминающего устройстваизображена на фиг. 3 и 4. Она состоит из пакета многоотверстных ферритовых пластин числовых линеек, двухмногоотверстных пластин дешифратораи двух интегральных диодных сборок, . В верхней части кассеты...

Номер патента: 813506

Опубликовано: 15.03.1981

Авторы: Коваль, Краковский, Чайковский

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...элемент, например, резистор и второй ключ, выход которого соединен синвертирующим входом операционногоусилителя и с одной иэ обкладок вто рого конденсатора, другая обкладка813506 Формула изобретения И Заказ 782/66645 Подписное второго конденсатора подключена квыходу устройства и через второйрезистор ко входу второго ключа.На чертеже изображена функциональная схема устройства,Устройство содержит операционныйусилитель 1, накопительные элементы,например конденсаторы 2 и 3, ключи4 и 5, пассивные элементы, напримеррезисторы 6 и 7 , шину 8 нулевогопотенциала.Аналоговое запоминающее устройство работает следующим Образом,При замкнутых ключах 4 и 5 АЗУотслеживает входной сигнал, В результате неинвертирующего включения ОУзнак входного...

Номер патента: 813507

Опубликовано: 15.03.1981

Авторы: Доля, Никифоров

МПК: G11C 29/00

Метки: автономным, ассоциативное, запоминающее, контролем, уст-ройство

...хотя бы одно совпадение ), то запрещается прохождение сигналов срегистра 4 занятости ячеек памяти через элементы И б в блок 7, который в этом случае производит обработку результатон поиска. В случае многозначного ответа блок 7 по сигналу из блока 5 организует последовательность выборки из адресного накопителя 8 всех слов, удовлетворяющих данному признаку опроса,При записи информации н устройство возможны дна случая; информация по данному ассоциативному признаку уже хранится в накопителе 8 и ее надо только скорректировать; информация по данному ассоциативному признаку записывается впервые.В первом случае запись происходит аналогично поиску информации, только по результатам ассоциативного по иска производится запись ин формациипо...

Номер патента: 813508

Опубликовано: 15.03.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: долго-временной, памяти

...разряд - 1-ое, 9-ое, 17-ое,2 разряд - 2-ое, 10-ое, 18-ое,8 разряд - 8-ое, 16-ое, 24-ое, и эффективно обнаруживающее, помимо однократных ошибок, еще и двукратные, если количество слов в блоке памяти менее 80 1 .Наиболее близким к предлагаемому является устройстводля контроля блока постоянной памяти с контролем на четность поразрядных сумм, содержащее регистр параллельного действия со счетными входами узел установки контрольных чисел и схему сравнения 2.Цель изобретения - повышение точности контроля. Поставленная цель достигается тем,что в устройство для контроля долговременной памяти, содержащее схему 5 сравнения, первая группа входов которой подключена к выходам блока уста новки контрольных чисел, введены сумматоры, входы которых...

Номер патента: 815728

Опубликовано: 23.03.1981

Авторы: Мацуев, Мержвинский, Сосницкий

МПК: G06F 11/00, G11C 29/00

Метки: информации

...5, блок 3 сравнения и сумматор 4.Дешифратор 5 выделяет из поступающей информации служебные символы и синхросигналы. Символы поступают на соответствующие входы блока 6 форматов, а синхросигналы - на счетчик 7, выходы которого поразрядно соединены со входами дешифратора 14 теста, блока 6 сравнения форматов. Сигналы с выходов дешифраторов 5 и 14 поступают в блок 6 сравнения форматов на соответствующие входы, элементов 15 И так, что, в случае прихода символа ШС на определенном ему в контролируемом сообщении месте, на выходе одного из элементов 15 И формируется сигнал. Этот сигнал через элемент 16 ИЛИ устанавливает триггер 17 в положение, разрешаюшее работу элемента 18 И. Затем в случае, если за время, определяемое форматом контролируемого...

Номер патента: 815768

Опубликовано: 23.03.1981

Авторы: Беккер, Лычагин, Мешковский, Фролов, Якушенко

МПК: G11C 5/02

Метки: блоков, дляферритовых, запоминающих, иустройство, накопителя

...обработки пластины.Плата с Ферритовыми сердечникамидля запоминающих матриц выполнена изстекла 1 с отверстиями 2, внутри которых образованы в пористых слояхмикросердечники 3,Изготовление платы предлагаемойконструкции осуществляют следующимобразом.В плате из стекла, например, нат -риевоборосиликатного, в котором прихимической обработке некоторая частьего (не менее 25 и не более 75 Ъ пообъему) переходит в раствор, просверливают ультразвуком отверстия, Затем пластину опускают в растворитель,чтобы со стороны цилиндрической поверхности отверстия образовался пористый слой (Фиг, 2 б), После промывки и сушки платы, пористые слои пропитывают растворами металлическихсоединений. После этого плату сушати ее поверхность подвергают...