Братальский

Номер патента: 1665366

Опубликовано: 23.07.1991

Авторы: Белков, Братальский, Лушпин

МПК: G06F 5/01

Метки: сдвига

...2 - 161-16 в = 00000000; выходы дешифратора 3 - 171 - 17 а =-0111; выходы дешифратора 4 -181, 182 "1,О; вход 94 1.Работа матрицы коммутаторов расписана в табл,9. 10 15 20 25 30 35 40 45 50 55 Следует отметить, что предлагаемое устройство для сдвига требует для реализации цепей управления существенно меньших анпаратурных затрат, чем известное,Формула изобретения Устройство для сдвига, содержащее матрицу коммутаторов, с первого по третий элементы запрета, с первого по третий элементы И, первый и второй элементы ИЛИ, причем вход К-го разряда (К = 1-3) входа кода сдвига устройства соединен с управляющим входом К-го элемента запрета и с первым входом К-го элемента И, первый и второй информационные входы коммутатора М-го столбца (М = 1 - 8)...

Номер патента: 1642461

Опубликовано: 15.04.1991

Авторы: Белков, Братальский, Чельдиев

МПК: G06F 11/16, G06F 3/14

Метки: индикации

...входы которых являются первым информационным входомустройства, регистр сдвига, выходыкоторого подключены к входам блокаиндикации, блок счетчиков, выходыкоторого подключены к первым информационным входам блока сравнения, триэлемента И, о т л и ч а ю щ е -е с я тем, что, с целью расширенияобласти применения путем обеспечениявозможности встроенного контроля, внего введены мультиплексоры второйгруппы, мультиплексор, преобразователи числа импульсов в код первой ивторой групп и преобразователь числаимпульсов в код, выходы которых подключены к адресным входам мультиплексоров соответственно первой и второйгрупп и мультиплексора, и информационные входы - к выходам соответственно первого, второго итретьего элементов И, тактовыевходы...

Номер патента: 1605237

Опубликовано: 07.11.1990

Авторы: Белков, Братальский

МПК: G06F 11/22

Метки: блоков, дефектов, логических, поиска

...в блоках 1 и 1и режим начальной установки в триггерах 3 и 3. Начинается рабочий цикл устройства. Счетчик ч по импульсам 9 пересчитывает адреса на адресных входах блоков 1 1 и 1. В каждом такте производится чтение из блоков 1и 1 и одновременно поступает информацйя с щупов 7и 7. Соответствующие данные сравниваются на схемах 2 и 2 сравнения. При отсутствии сбоев сравнение происходит в каждом такте, триггеры ошибок не срабатывают, индикаторы не35 загораются. Циклы контроля проходят непрерывно до тех пор, пока не появит-. ся случайный сбой. В момент появления сЬоя на выходе одной из схем 2, 240 появится сигнал несравнения, который по ближайшему импульсу 9 захлопнется в соответствующий триггер 3, 3 ошибки и появится на индикационном...

Номер патента: 1361569

Опубликовано: 23.12.1987

Авторы: Белков, Братальский, Смирнов

МПК: G06F 13/14, G11C 11/00

Метки: запоминающее

...примере адреса СОЗУ короче на 5 разрядов (АБ 6-14, АМ 6-14). Старщий (первый) разряд первого адреса чтения (1 АВ 1), определяет блок памяти, к которому производится обращениеО - чтение иэ блоков 55;1 - чтение из блоков 5 ,5 Шифраторы 3 и 3 формируют уп равляющие сигналы на выходах 24-27, 30-33, определяющие режим обращения к памяти, Коды старщих разрядов адреса определяют режим обращения 0000 - отсутствие обращения;1000 - обращение к СОЗУ;0000 - обращение к ОЗУ,первый блок памяти;1000 - обращение к ОЗУ,второй блок памяти,АВ 2-5= АМ 2-5= В начале такта на входы устройства подаются адреса обращения 1 АВ, 2 АВ, АИ, которые могут относиться как к ОЗУ, так и к СОЗУ, и сигналы - на выходы 7-15. Коммутаторы 1, и 1 При обращении к памяти ОЗУ...

Номер патента: 1339898

Опубликовано: 23.09.1987

Авторы: Белков, Братальский, Смирнов

МПК: H03M 13/09

Метки: информации, четность

...номер неисправного разряда. Выходы 13 и 14 дешифратора 8 соединены с входами диагностического дешифратора 15, который содержит элементы ИЛИ 19 (четных и нечетных комбинаций синдрома ошибки), реализованные, например, на восьмивходовых элементах И микросхем 133 ЛА 2, выходы которых соединены с входами элементов И 20 (формирования ошибок и койт рольных символов) и входами .элемента 21 ИЛИ (формирования некорректируемой ошибки). Выходы 12 дешифраторов 8 соединены с входами элементов И 20 (формирования сигнала отсутствия ошибки).Устройство работает следующим образом.На входы 1 параллельно поступают информационные Х. и контрольные К1 35 символы кода.Отсутствуют ошибки входнои ,нц.1 рмации и нет отказов оборудования устройстваСигналы на...

Номер патента: 1317479

Опубликовано: 15.06.1987

Авторы: Белков, Братальский, Крупский, Свирский

МПК: G11C 11/00

Метки: запоминающее

...производятся одновременно и без конфликтов. Тем самым существенно увеличивается производительность памятии.Прсс,цс,р, Густь по адресу чтения 9 из накопителей 33, -- 33 прочитаны дескрипторы Д Д 2= О, Эти дескрипторы указывают (табл. ), что блок памяти З в данном такте должен выполнить запись по первому адресу записи 6, блок 3 производит запись по второму адресу записи 7; блок З производит чтение по адресу чтения 9; блок 3 производит запись по третьему адресу записи 8. Далее дескрипторы Д 1, Д 2, поступают через коммутатор 34 и регистр 35 в блок 36, который формирует сигналы управления чтением и записью, в соответствии стабл. 2 (фиг. 4):сигнал 22 .= 1 сигнал 24 = 0сигнал 23 = 1 сигнал 25 = 0сигнал 26 = 0 сигнал 29 = 1сигнал 27 =сигнал...

Номер патента: 1262476

Опубликовано: 07.10.1986

Авторы: Белков, Братальский, Златников

МПК: G06F 7/02

Метки: выделения, максимального, числа

...50следующего разряда, На выходе 5 формируется старший разряд кода максимального числа,При этом те числа А;, для которыхсигнал с выхода элемента ИЛИ 10 раьен О, исключаются из последующегоанализа и на выходах соответствующихузлов 2, с помощью элементов И 8 и 9 и элемента ИЛИ 10 формируется сигнал "0". Те узлы 2;, на входе которых сигналы с выхода узла 2 анализа равны "1", производят анализ вторьгх разрядов а , массива чисел. В этих узлах через элементы И 8 проходят сигналы а; для проверки условия "все ИЛИ" средй 11 разрешенных 1 разрядов а; с помощью элемента ИЛИ. 3На выходах элементов ИЛИ узлов 2 анализа формируется код признаков максимального числа по результатам анализа двух старших разрядов массива чисел. При этом сигналы с выходов...

Номер патента: 1256007

Опубликовано: 07.09.1986

Авторы: Братальский, Златников, Рябуха

МПК: G06F 3/00

Метки: ввода, информации

...же сигнал поступает через второй элемент ИЛИ 10на нулевой вход триггера 12 и устанавливает триггер в нулевое состояние,При чтении информации (фиг. 2 б),как и при записи, на входы 15 поступает адрес чтения (АЧ), а на вход16 - импульс чтения (ИЧ). В результате на всех входах 1 -го элементаИ 7 действуют единичные сигналы(1 -й триггер 5 находится в единичном состоянии) и на его выходе формируется импульс ИП, который устанавливает 1 -й триггер 6 в нулевоесостояние, поступает на первый вход1 -го элементов И 6 и обеспечивает чтение ИС из 1 -го регистра и выдачу-его через блок элементов ИЛИ 8 наинформационные выходы устройства 8,поступает через элемент ИЛИ 3 навыход 20 готовности и является сигналом ответа,Если в результатеошибки обращение на...

Номер патента: 1216830

Опубликовано: 07.03.1986

Авторы: Братальский, Натансон, Тюриков

МПК: H03M 7/04

Метки: кодов, преобразования

...информации. Цель изобретения - упрощение устройства.Устройство содержит два двоичных счетчика 1,2, элемент И 3, блок 4 памяти, элемент 5 сравнения и триггер 6. Блок 4 памяти может быть выполнен на ПЗУ, в которое записаны чисЛа, удовлетворяющие условию: х, =ах =Х,+1 Ф 4 Счетчик 1 имеет число разрядов:Составитель О.РевинскийТехред Т.Дубинчак Редактор Н.Рогулич Корректор А.Зимокосов. Заказ 1005/81 Тираж 818 ВНИИПИ Государственного,комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 3 1216830 4соединены соответственно с.вторыми формационным входом устройства, вывходами элемента сравнения и с адрес- ход элемента сравнения подключен к ными входами блока...

Номер патента: 1193661

Опубликовано: 23.11.1985

Авторы: Бабушкин, Братальский, Златников, Рябуха, Сыроватский

МПК: G06F 7/38

Метки: арифметическое

...5 и 11 выполняют сдвиг влево при нулевом значении входа направления сдвига и вправо при единичном.Арифметическое устройство работает следующим образом, 5 10 15 20 25 ф 30 35 40 45 50 55 Комплексные числа, над которыми выполняются операции сложения-вычитания, размещаются в блоке 1 местной памяти. Каждое комплексное число (например,.число А) хранится в одной ячейке памяти и представляется мантиссой вещественной части (ВеА), мантиссой мнимой части (1 шА) и порядком (ПА) общим для вещественной и мнимой частей числа.Под управлением счетчика 2 адресов операндов осуществляется выборка из блока 1 местной памяти первого А и второго В операндов и выдача их в блок 3 выравнивания. При этом порядки первого ПА и второго ПВ чи-, сел поступают...

Номер патента: 1133622

Опубликовано: 07.01.1985

Авторы: Братальский, Златников, Левнев, Сыроватский

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются другие входы второго элемента И, а выходами - 1выходы первого и второго триггеров и элементов И.1133622 На фиг. 1 представлена функциональная схема буферного запоминающего устройства; на фиг. 2 - структурная схема блока местного управления.Буферное запоминающее устройство1 фиг. 1) содержит накопитель, выполненный в виде матрицы триггеров11" 1 яз, первую группу элементов И2 - 2, коммутаторы 3 в Зз, вторуюгруппу элементов И 4 в 4, блок 5 1 Оместного управления, входы 6 и выхо-ды 7.Блок 5 местного управления имеетвход 8 команды, вход 9 стробасопровождения информации и вход 10 синхронизации.На выходах узла 5 формируютсясигналы, поступающие на шины разрешения, выходы: записи 11, разреше.ния чтения 12, управления приемом13 и...

Номер патента: 1117632

Опубликовано: 07.10.1984

Авторы: Белков, Братальский, Иванова, Свирский

МПК: G06F 7/38

Метки: информации, сдвига

...через элемент НЕ к входу тре-, 50 тьего разряда кода маски расстановки устройства и к шине логического "О" устройства, информационные входы вто рого мультиплексора -,к входу третьего разряда кода маски расстановки 55 устройства к шинам логического "О" и "1" устройства и через элемент НЕ к входу третьего разряда кода маски 32 4 расстановки устройства, информационные входы третьего мультиплексора соединены попарно с шинами логического "О" и "1" устройства, информационные входы четвертого мультиплексора объединены и соединены с входом третьего разряда кода расстановки кода маски устройства управляющие входы мультиплексоров второго узла Формирования кодов расстановки подключены соответственно к входам четвертого и пятого разрядов...

Номер патента: 1092496

Опубликовано: 15.05.1984

Авторы: Белков, Братальский

МПК: G06F 7/50

Метки: суммирования

...соответствующим входным шинам40 устройства, содержит и преобразователей двоичного кода в код "2из 2 " (где 1. - номер преобразователя), причем входы -го преобразо 11 ч 1 - 1 вателя двоичного кода в код45 из г" соединены с выходами разрядов входного регистра с ( г+ 1)-гф по о -й, 1-й выход (1 = 1, , 2 ) 1-го преобразователя двоичного кода в код "2иэ 2" соединен с50 ( и -з. + 1)-й выходной шиной каждои (1 + к 1)-й группы вьгходных шиноустройства (где к = О. . . 2 - 1)На Фиг. 1 приведена структурная схема устройства ля суммирования для и = 4; на Фиг. 2 - пример по 55 строения структурной схемы преобра 11 зователл двоичного кода в код из 8"; на ,иг, 3 - таблица соответст 96 2вия двоичных кодов кодам "4 из 8" на фиг. 4 - функциональная схема...

Номер патента: 1088116

Опубликовано: 23.04.1984

Авторы: Белков, Братальский, Иванова, Свирский

МПК: H03K 13/24

Метки: дешифратор

...шины, дешифраторные модули, объединенные в ступени, информационные входы дешифраторного модуля первой ступени соединены с входными шинами младших декодируемых разрядов, а его управляющие входы соединены с соответствующими управляющими шиками, выходы дешифраторных модулей последней ступени подключены к соответствующим выходным шинам, первый и второй 4 входы управления дешифраторных модулей второй ступени соединены с соответствующими управляющими шинами, а третьи входы управления подключены к соответствующим выходам дешифратор- ного модуля первой ступени, информа- .50 ционные входы дешифраторных модулей второй ступени соединены с входными шинами старших декодируемых разрядов, выходы дешифраторных модулей второй ступени соединены...

Номер патента: 1032450

Опубликовано: 30.07.1983

Авторы: Белков, Братальский

МПК: G06F 7/00

Метки: информации, уплотнения

...уплотнения к центру, имеющие смысл "откуда взять". Эти узлы могут быть реализованы известными методами логического синтеза в соответствии с табл. 1-4 истинности. На третью группу управляющих входов подается код 00001111.Т а б л и ц а 1( Узел б)Р 4 Р 5 Рб Б 4 Б 5 Бб Б 7 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 О 1 1 1 50 55 60 65 Т а б л и ц аЗ(узел 8) 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 О. 0 1 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 Т а б л и ц а 4(узел 9) у тВ табл. 1-4 обозначены:М-Р 0.7 - маска, разряды О+7;Н-БОв 7 Р 1,2 - номера разрядов маски, байты Оа, разряды 1,2. Из табл, 1-4 видно, что все разряды кодов управления зависят от малого...

Номер патента: 1032449

Опубликовано: 30.07.1983

Авторы: Белков, Братальский, Свирский

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...второй, третий, четвертый и пятый информационные входы пятого коммутатора подключены к первому, второму, третьему и четвертому информационным входам четвертого коммутатора соответственно, шестой, седьмой и восьмой информационные входы пятого коммутатора подключены к первым инФормационным входам восьмого, седьмого и шестого коммутаторов соответственно, второй, третий, четвертый, пятый и шестой информационные входы шестого коммутатора подключены к первому, второму, третьему, четвертому и пятому информационным входам пятого коммутатора соответственно, седьмой и восьмой информационные входы шестого коммутатора подключены к первым информационным входам восьмого и седьмого коммутаторов соответственно, второй, третий, четверрый, пятый,...

Номер патента: 1005030

Опубликовано: 15.03.1983

Авторы: Братальский, Златников, Михайлова

МПК: G06F 7/02

Метки: выделения, чисел, экстремального

...поступлении по входу 11 записи управляющего сигнала в регистр б с выхода элементов И 3 перезаписывается содержимое регистра маски. Далее, при поступлении по входу 10 записи другого управляющего сигнала начинается процесс поразрядного ,начиная со старшего разряда ) сравнения чисел, Если в )-ом разряде Ч =1,2Ф) входных кольцевых регистров 1 присутствуют все единицы фили единицы и нули, то управляющий сигнал на выходе элемента ИЛИ 5 равен единице, и информация 1-го сигнала входных регистров принимается в регистр 6, причем если в -й разряд регистра б в 1-м такте принялся нуль, то в Ц +11-м и в последующих тактах сравнения в 1-м разряде регистра б будет нуль, так как 1-й выход регистра б соединен с входом элемента И и запирает его.Если же в...

Номер патента: 978140

Опубликовано: 30.11.1982

Авторы: Белков, Братальский, Карцев

МПК: G06F 7/00

Метки: информации, уплотнения

...производится частичное уплотнение по частям из .п разрядов, в соответствии с младшими разрядами кодов управления. Одновременно производится частичное уплотнение старших разрядов кодов уплотнения под . 65,ключен к -1) ФБ + 13-му входу выходного информационного регистра% дешифраторов, % элементов ИЛИ,7 о групп по Ул элементов И в каждой,причем к-й выход уплотнителя соединен с выходом к-го элемента ИЛИ,входы которого соединены соответственнос выходами элементов И к-й группы,первые входы элементов И к-й группысоединены соответственно с входамиуплотнителя, второй вход -го элемента И к-й группы соединен с к-м выходом 3-го дешифратора, входы 1-го дешифратора соединены с 1-м наборомуправляющих входов уплотнителя(И 5 - 1,.,Я),На фиг, 1...

Номер патента: 961124

Опубликовано: 23.09.1982

Авторы: Белков, Братальский, Иванов, Лушпин

МПК: H03K 5/135

Метки: переключателя, сигнала, синхронизации, электромеханического

...в состоянии "1" и высокий уровень с выхода его первого разряда, поступая на управляющий вход, подготавливает его к приему информации по параллельным входам, блокируя при ем по последовательному входу.В тот момент, когда нацинает работать электромеханицеский переключатель 1, его нормально замкнутый контакт начинает размыкаться, что влечет за собой возникновение колебаний уровня напряжения на этом контакте с "0" на "1" .дребезг которые через инвертор 2 передаются на последовательный вход регистра. Однако регистр установлен в режим записи по параллельным входам, и на сигналы, поступающие на последовательный вход, не реагирует.В конце переходного процесса, когда нормально замкнутый контакт размыкается на нем устанавливается высокий...

Номер патента: 947866

Опубликовано: 30.07.1982

Авторы: Белков, Братальский

МПК: G06F 13/06

Метки: памятью

...1,1-1,4 и запоминающих блоков 2,1-2,4, Выход коммутатора 7 подключен к второму входу 30 сумматора 4, выход которого соединен с информационными входами 31 45 блоков 2,1-2,4, Выходы блоков 2,1-2,4 соединены с информационными входами коммутаторов 5 и 7. Выходы коммутаторов 5 и 7 являются выходами устройства. Регистр О служит для хранения первого дескриптора Д 1, регистр 9 - для хранения второго дескриптора Д 2, Дескрипторы Д 1 и Д 2 имеют следующий смысл (для каждого адреса ЗУ дескрипторы указывают):, 0 - информация находится в перД 1 вом блоке 2,11 - информация находится во втором блоке 2,20 - информация находится в третьД 2= ем блоке 2,31 - информация находится в четвертом блоке 2,4 В каждом такте по входам 13, 14 и 19...

Номер патента: 911534

Опубликовано: 07.03.1982

Авторы: Белков, Братальский, Людоговский

МПК: G06F 13/06

Метки: маски, формирования

...формированияИпредварительной маски содержат элементы И-НЕ 17, элементы 2 И-ИЛИ-НЕ 18,элемент НЕ 19, элементы ИЛИ-НЕ 204(Е - логическая единица). Устройство работает следующим образом.На руппы входов (О СИ Ь 1- Ьи ) подаются коды начальной и конечной гра О ниц маски, На управляющий вход подается сигнал, говорящий о том, что начальная граница маски :стала больше конечной - признак перегиба маски. Информация с групп входов ( О-О ИЬ- ЬИ )35 подается на узлы 4-7, с групп входов которых снимаются грубые коды начальной и конечной границ маски. 34 4 С выходов сумматоров 8-10 и 11-13 снимается вспомогательный код маски с двумя границами, этот код поступает на первую группу информационных входов.коммутаторов 1-3. На вторую груп: эпу входов этих...

Номер патента: 903884

Опубликовано: 07.02.1982

Авторы: Белков, Братальский, Людоговский

МПК: G06F 11/10

Метки: информации, коде

...содержитХолгрупп 13, 14; 1540 16; 17, 18; 19, 20 по два элемента ИЛИ, Каждый вход устройства соединен с соответствующим входом соответствующих элементов ИЛИ первой 1 - 3 и вто. рой 4 - 6 групп первого яруса, Выходы элементов ИЛИ 1 -й группы к -го яруса соединены с соответствующими входами соответствующих элементов ИЛИ (2 -1)-й и 2 -й групп ( К + 1)-го яруса. Выходы элементов ИЛИ 13 - 20 последнего яруса попарно соединены свходами соответствующих элементов И 21 - 24, .выходы которых. соединены с входами элемента ИЛИ 27. Выход этого элемента соединен с входом элемента 55 ИЛИ-НЕ 26 и третьим выходом 30 устройства. Выходы элементов ИЛИ 13, 14 соединены с входами элемента ИЛИНЕ 25, выход которого соединен с первым входом элемента ИЛИ-НЕ...

Номер патента: 888108

Опубликовано: 07.12.1981

Авторы: Алексеев, Барыбин, Братальский, Златников, Катковская, Кутынин, Солдатов, Субботин

МПК: G06F 7/39

Метки: умножения

...,множителя, а выход - с вторым вхо дом блока определения положительного результата, выход которого является выходом устройства умножения.На чертеже представлена блок-схема предлагаемого устройства.Устройство умножения содержит регистр 1 множимого, регистр 2 множителя, многорядную суммирующую схему 3, дешифратор 4 множителя, блок 5 подсчета количества переполнений, блок б определенияколичества отрицательных частичных произведений, блок 7 определения положительного результата.Первый выход многорядной суммирующей схемы и выход блока определения положительного результата являются выходами устройства.При выполнеии операции умножения содержимое регистра множимого поступает на первый вход многорядной сум мирующей схемы в зависимости...

Номер патента: 864289

Опубликовано: 15.09.1981

Авторы: Белков, Братальский, Людоговский

МПК: H03M 7/04

Метки: двоичном, единицы, коде, крайней, разрядном, шифрации

...узел коммутации 6, группу входов7 устройства, группу выходов 8 устройства,Устройство работает следующим образом.Шифрация крайней левой единицызаключается в том, что на выходе устройства формируется двоичный кочномера позиции крайней левой едиксодержащейся в заданном коде аоаапричем позиция разряда а имеет воомер 000000, а позиция разряда а 111111, Этот заданный код групяами по8 разрядов поступает на входы узлов2-4 , которые производят частичнуюшифрацию, т.е. Формируют код крайнейединицы в каждой группе, Этот код,вырабатываемый узлом частичной шифрации, на входе которого содержитсякрайняя единица. исходного кода, является младшими разрядами номера единицы устройства. Одновременно на дополнительном выходе в формируетсялпризнак...

Номер патента: 864281

Опубликовано: 15.09.1981

Авторы: Белков, Братальский, Людоговский

МПК: G06F 7/38

Метки: сдвига

...единицы, коммутаурры 5, входныешины 6, управляющие шины 7 кода сдвига выходные шины 8.Выходы сдвигателей 1 соединены совходными шинами б, Выходы сдвигателей5соединены со входами сцвигдтелейпричбм )-й выход 1-го сдвигателя 1 соеди иенс 1-мвходом 1-го сдвигателя 2. Выходы., сдвигателей 2 соединень с вьходнымишинами 8, причем )-й выход го сдвигателя 2 соединен с .1-1 Яп+)-йвыходной шиной 8, управляющие входысдвигателей 1 соединены с управляющими шинами 7 младших разрядов кодасдвига, Входы первьи групп коммутаторов 5 и входы узла 4 прибавления единицы,соединены с шинами 7 старших разрядов кода сдвига. Входы вторых групп коммутаторов 5 соединены с выходами узла 4.Входы узла 3 маски соединень с,шинами 407 младших разрядов кода сдвига,...

Номер патента: 862135

Опубликовано: 07.09.1981

Авторы: Братальский, Златников, Катковская, Кутынин, Лобанова, Пусенков, Суханов

МПК: G06F 3/00

Метки: ввода, информации

...По шине 11 от абонентапоступают сигналы тактовой частоты,с помощью которых осуществляетсясинхронизация при приеме информациив регистр 1,Регистр 1 состоит иэ.приемнойчасти и схемы разрешения приема,выполненной в виде дешифратора. Навход 12 регистра 1 поступают инфор.мационные сигналы от внешнего устройства. Заполнение регистра происходит по управляющим сигналам свыхода 13 блока 2.Так как информация, поступающаяот внешнего устройства, кодируетсяразличным образом, т.е. отличаетсяпорядком следования весов разрядови количеством бит в физической единице информации, то и слово данных,выдаваемое в ЭВИ, может иметь различную длину, Формат слова данных формируется с помощью управляющих сигналов на выхаде 14 блока 2, При заполнении регистра 1...

Номер патента: 824196

Опубликовано: 23.04.1981

Авторы: Бабушкин, Братальский, Златников, Кутынин, Лобанова, Пусенков, Солдатов

МПК: G06F 7/385

Метки: переносом, суммирования, услов-ным

...с выходными шинами 14 младших разрядов результата. Шина 15 подачи сигнала сложения и выходы элемента НЕ 31, элемента НЕ 35. соединены с управляющими входами коммутатора б, по этим связям подаются сигналы, управляющие работой коммутатора. Выходэлемента НЕ 35 соединен также со входами элементов И-НЕ 33 и 34. Шина 16 подачи сигнала вычитания соединена со входами элементов И-НЕ 27, 28 и 32. Выходы сигналов переноса из сумматоров 1 и 2 соединены со входами , элементов И-НЕ 28 и 27 соответствен-, но, Выход сигнала переноса из сумматора 4 соединенсо входом элемента НЕ 21 и.со входом элемента И-НЕ 23. Выход сигнала переноса из сумматора 3 соединен со входами элементов И-НЕ 24 и 33, со входом элемента НЕ 22 и со входом элемента И-НЕ...

Номер патента: 800995

Опубликовано: 30.01.1981

Авторы: Бабушкин, Братальский, Златников, Кутынин, Лобанова, Пискунов, Пустенков, Солдатов, Стручев

МПК: G06F 17/10

Метки: вычисления, свертки

...Подписное ВНИИ Фнлнал ппп фпатентфр, г. ужгород, ул. проектная. а Устройство содержит первый блок 1БПФ с входом 2., блок 3 памяти коэффициентов, выход которого соецинен свходом блока 1, согласованный Фильтр4, Вхац которого соединен с выходомблока 1, а вход соединенвторого блока 5 БПФ, имеющего выход6, блок 7 Формирования комдлексносопряжелнных чисел, вхоц которогосвязан с выхоДом блока 3, а выходсоединен с входом блана 5.Устройство работает следующимоОбразомсигнал даступает на вход 2. блаха1, где Осуществляется прямое быстроепреобразование Фурье. Цля работыблока 1 используются козФФициенты, 1хранящиеся в блоке 3 э виде комплы(снык чисел. Преобразованный блокам 1 сигнал в виде частотнага спектра поступает на вход согласованногоФильтр. 4,...

Номер патента: 752339

Опубликовано: 30.07.1980

Авторы: Братальский, Златников, Золотаревский, Катковская

МПК: G06F 11/22

Метки: двоичный, контролем, реверсивный, счетчик

...При единичном .значениисигнала на входе 14 счетчик. работаетв режиме суммирования. При единичном значении сигнала на входе 15 счетчикработает в режиме вычитания. Тактирующий сигнал на входе 16 стробируетработу счетчика при сложении и вычитании.Наличие сигнала переноса при сложении или сигнала заема при вычитании формируется н дешифраторе 17 ошибок переноса.Каждый период работы двухтактногореверсивного двоичного счетчика сконтропем делится на 4 Фазы. Дляэтого по входам 10-13 поступают четыре взаимосмещенных серии синхроимпульсов. При поступлении синхроимпульсов по входу 10 происходит изменение состояния основного регистра.При поступлении синхроипульсон повходу 12 Обнаруживается ошибка, которая может при этом возникнуть....

Номер патента: 723553

Опубликовано: 25.03.1980

Авторы: Бабушкин, Братальский, Златников, Золотаревский

МПК: G06F 3/00

Метки: ввода, информации

...емкостью на такое количество импульсов генератора 6 время следования которых не меньше длительности цикла работы блока 3. 10Устройство работает следующим обра эом.На кольцевую ленту магнитофона 1 записывается сигнал, подлежащий кодированию, и каким-либо избыточным ходом 15 "маркерный импульс" - маркер, служащий для начала отсчета кодировании и числа оборотов кольцевой ленты. Перед началом работы счетчик 5 установлен в нуль. После прихода маркерного импульса с выхо да блока 4 формирования маркера счетчик 7 устанавливается в нуль, а счетчик 5 производит счет маркера. Этим же маркерным импульсом синхронизируется генератор 6 тактовых импульсов. После под счета счетчиком 7 первого тактового импульса элемент 8 сравнения выдает разрешение на...