Запоминающее устройство

союз соВетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК131907 А 11 С 70 ЕТЕН ИЗОБ ЕТЕЛЬСТВ 21) 4015799/24-2422) 31,01.8646) 23.06.87. Бюл.озд, В П. КарпенкоМалярчук,(72) А. В, Д В. В. Лебед В. А. Минче (53) 681.327 (56) ЭУПВ 6 (088.8 для ф рмировани а, 1985, ьство ССС 7/00, 19 я длинных7, с. 62. СР задержек ектрони Авторско1233212,свидете л. 611 СТВО сл ительщим устано для вки данние уст 1 синхадресов, нтИ 5, татор 8,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИ К АВТОРСКОМУ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙ (57) Изобретение относится к выч ной технике, а именно к запоминаю ройствам, и может быть использо организации задержки и перестано ных. Цель изобретения - упрощ ройства. Устройство содержит бло ронизации, регистр 2, счетчик 3 сумматор 4 по модулю два, элем блок 6 памяти, регистр 7, комму регистр 9, информационный вход 10, вход 11 начальной установки, тактовый вход 12 и выход 13. При поступлении последовательности данных на вход 10 они записываются в регистр 2, а затем в блок 6 по адресам старших разрядов которых формируются соответствующие разряды счетчика 3. Младший разряд адреса равен сумме по модулю два значений старшего и младшего разрядов счетчика 3 (формируется сумматором 4). В соответствии с временной диаграммой импульсов, формируемых блоком 1, осуществляется считывание данных из блока 6 в регистр 7. Коммутатор 8 в соответствии с управляющим сигналом, формируемым на выходе элемента 5, на вход которого поступают значения старшего и инверсного младшего разряда счетчика 3, пропускает данные либо с выхода регистра 2, либо с выхода регистра 7. На выходе регистра 7, в который записываются данные с выхода коммутатора 8, формируется задержанная последовательность переставленных соответствующим образом данных. 2 ил.5 10 15 Формула изобретения 1Изобретение относится к запоминающим устройствам и может быть использовано в качестве цифровой задержки для перестановки отсчетов последовательности сигналов.Целью изобретения, является упрощение устройства.На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2- временные диаграммы работы узлов устройства,Устройство содержит блок 1 синхронизации, регистр 2, счетчик 3 адресов, сумматор 4 по модулю два, элемент И 5, блок 6 памяти, регистр 7, коммутатор 8, регистр 9, информационный вход 10, вход 11 начальной установки, тактовый вход 12 и выход 13.Устройство осуществляет перестановки отсчетов последовательности с глубиной з (т = 2", 1 с = 1,2) .При этом для определенного значения т блок памяти должен иметь емкость 2 слов разрядностью, совпадающей с разрядностью входной информации, разрядность счетчика 3 должна быть равна 1+1. Устройство работает следующим образом.На вход 11 устройства поступает сигнал, устанавливающий счетчик 3 в исходное нулевое состояние. На вход блока 1 синхронизации поступают тактовые импульсы. Блок 1 вырабатывает сигналы, поступающие соответственно на тактовые входы регистров 2 и 3, тактовые входы счетчика 3 и регистра 7, вход режима (запись/чтение) блоков 6 памяти, Эти сигналы получены из входного сигнала блока 1 синхронизации, например, путем задержки на логических элементах. Временные диаграммы указанных сигналов, (фиг. 2) позволяют детально проследить работу устройства, для случая т =2.Входная последовательность чисел (фиг. 2) поступает на информационные входы входного регистра 2 и принимается в регистр по тактовому сигналу. При этом с выхода входного регистра считывается последовательность а в а в а в а в а в а в а ва в Эта последовательность записывается в блок 6 памяти 7 по адресу, младший (О-й) разряд которого считывается с выхода сумматора 4, на вход которого поступают старший (к-й) и младший (О-й) разряды счетчика 3, остальные разряды адреса блока 20 25 30 35 40 45 50 2памяти подключены к одноименным разрядам счетчика 3,Блок 6 под действием приходящих на его адресный вход сигналов, на вход режима (запись/чтение), сигнала разрешения реализует функцию задержки для всех элементов входной последовательности кроме тех, которые через сумматор 8 при единичном состоянии сигнала на его входе управления, проходят на вход регистра 10 без записи в блок 6 памяти. При этом запись в блок 6 памяти блокируется отсутствием сигнала разрешения. Следовательно, на выходе считываются элементы последовательности а а аа в в в в а а аавввв. Запоминающее устройство, содержащее блок памяти, информационный вход которого подключен к выходу первого регистра, вход данных которого является информационным входом устройства, адресные входы, кроме первого адресного входа, блока памяти подключены к соответствующим выходам счетчика адресов, вход сброса которого является входом начальной установки устройства, выход блока памяти подключен к входу данных второго регистра, выход которого подключен к первому входу данных коммутатора, выход которого подключен к входу данных третьего регистра, выход которого является информационным выходом устройства, блок синхронизации, вход которого является тактовым входом устройства, первый выход блока синхронизации подключен к тактовым входам первого и третьего регистров, второй выход блока синхронизации подключен к тактовым входам счетчика адресов и второго регистра, третий выход блока синхронизации подключен к входу задания режима блока памяти, элемент И, отличающееся тем, что, с целью упрощения устройства, оно содержит сумматор по модулю два, выход которого подключен к адресному входу младшего разряда блока памяти, первый вход сумматора по модулю два подключен к первому входу элемента И и к выходу старшего разряда счетчика адресов, второй вход сумматора по модулю два подключен к выходу младшего разряда счетчика адресов и к второму входу элемента И, выход которого подключен к входу разрешения записи считывания блока памяти и к управляющему входу коммутатора, второй вход данных которого подключен к выходу первого регистра.1319077 ч 6 эс Редактор Г. ВолковаЗаказ 2517/46ВНИИПИ Государств13035,Производственно-пол ЯО Ф цК 2 цЫаЬЬео й Ф е) Ь с ф э Ъ ффь о Ъ С.Шустенкоес Корректор А. Ильин СоставителТехред И. ВТираж 589нного комитета СССРМосква, Ж - 35, Раиграфическое предпри РПодписноепо делам изобретений и открытийшская наб., д. 4/5ятие, г. Ужгород, ул. Проектная, 4