G11C — Запоминающие устройства статического типа

Номер патента: 1049984

Опубликовано: 23.10.1983

Авторы: Кузнецова, Лукьянович

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...

Номер патента: 1051583

Опубликовано: 30.10.1983

Авторы: Кононенко, Кузьменко

МПК: G11C 5/02

Метки: запоминающих, магнитных, матриц, пленках, устройств, цилиндрических

...изготовления матриц для запоминающих устройств на ЦМП при последовательном формовании нитков числовых обмоток перемещают сформованные петли числовой обмотки к опушке сплетенного полотна при каждом шаге их формования, а несформованную часть проложенного в зев проводника числовой обмотки перемещают при этом паралелльно его первоначальному положению на величину перемещения сформованных петель числовой обмотки при каждом шаге их перемещения.Сущность предлагаемого способа заключается в том, что на специаль" ном устройстве натягивают в качестве основы технологические струны, разводят их для образонания зева, прокладывают в образонавшийся зев проводник числовой обмотки под углом к технологическим струнам, последователь-, но переводят...

Номер патента: 1051584

Опубликовано: 30.10.1983

Авторы: Морозов, Пужай

МПК: G11C 19/14

Метки: памяти, ячейка

...концами первичных обмоток трансформаторов, катоды диодов соединены с шиной питания, третий и четвертый пассивные элементы на резисторах и шину нулевого потенциала, введены элемент запрета, первый и второй инверторы, выходы которых соединены соответственно с концами первичных обмоток трансфоматоров и являются выходами ячейки памяти, конец вторичной обмотки первого трансформатора соединен через третий резистор с шиной питания, начало вторичной обмотки первого трансформатора соединено с концом вторич- . ной обмотки второго трансформатора, начало вторичной обмотки которого 60 соединено шиной нулевого потенциала, начало первичной обмотки второго трансформатора соединено через четвертый резистор с входом первого инвертора и выходом элемента...

Номер патента: 1051585

Опубликовано: 30.10.1983

Авторы: Мыльникова, Смалий, Снитковский

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы второго элемента 2 И-ИЛИ-НЕ соединены с одним из выходов регистра сдвига, четвертый вход подключен к выходу одного из элементов И-НЕ группы, а выход - к первому входу первого элемен та И, второй вход третьего элемента 2 И-ИЛИ-НЕ соединен с прямым выходом триггера, а третий вход - с инверсным выходом и входом сброса,тригге" ра, установочный вход которого подключен к выходу третьего элемента 2 И-ИЛИ-НЕ, второй вход второго элемента И соединен с выходом друго. го элемента И-НЕ группы, вторые входы элементов И-НЕ группы объединены и являются первым входом блока, входами которого с второго по шестой являются четвертый вход первого элемента 2 И-ИЛИ-НЕ, установочный вход регистра сдвига, второй вход первого элемента И, четвертый вход...

Номер патента: 1051586

Опубликовано: 30.10.1983

Автор: Гаврилов

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...И 33-43, элементы ИЛИ 4448, элементы НЕ 49-55, буферный регистр 56, пульт 57 управления, генератор 58 тактовых импульсов, триггеры 59 и 60, элемент ИСКЛЮЧАО:(ЕЕИЛИ 61, формирователи 62 и 63 сигналон, элементы И 64 и 65 и элементИЛИ 66.Число разрядов счетчика 6 соответствует.числу разрядов тестируемых больших интегральных схем памяти (БИС ОЗУ), а число разрядов счетчика 17 - числу адресуемых группБИС ОЗУ, на которые разделяетсяпронеряемая память и контроль которых выполняется последовательно,Устройство работает следующимобразом,Устройство выполняет последовательный контроль групп микросхемпамяти, составляющих оперативнуюпамять ЭВМ, и проверку отдельныхБИС ОЗУ по пяти тестам, которыеопределены как наиболее эффектив.ые,Тест первый,...

Номер патента: 1053159

Опубликовано: 07.11.1983

Авторы: Зуев, Либовнер

МПК: G11C 5/04

Метки: магнитной, пленки, подложке, разнокоэрцитивных, светочувствительной, стеклянной, тонкой, участков, формирования

...пленки 1 . что стекло под ниэкокоэрцитиннымиНедостатком этого спбсоба являет,; участками ТИП не облучается. После ся необходимость выполнения сложных этого заготовку нагревают, наприк трам куиоукравляеиах технологических мер в конвейерной печи, до темпера-операций и применении дорогих мате-;р туры ниже температуры размягчениястекла и изотермически выдерживают,Наиболее близким техническим ре- . Режиьы Фототермической обработки шением к изобретению является спо-подложки: время экспозиции 5-60 мин,соб изготовления ферромагнитныхтемпература нагрева 300-700 С; время планок с цовьааекным значением коэр изотермической выдержки 10-60 мин,й силы основанный на напы- , . Затем на поверхности подложки наленки ТЯП на светочувствительную - пыляют...

Номер патента: 1053160

Опубликовано: 07.11.1983

Авторы: Болдырев, Крупский, Самичев, Чельдиев

МПК: G11C 11/02

Метки: записи, запоминающую, информации, магнитоодноосного, матрицу

...что необходимо1 для зарождения доменов Обратной намагниченности 1) .Недостатком этого способа явля-ется низкая надежность, обусловленная невозможностью получения микронеоднородностейс одинаковыми пара- З 5метрами.Наиболее близким по техническойсущности к изобретению является способ, заключающийся в том, чта переключение ячеек матрицы (запись ин Оформации) происходит путем движения доменной стенки от дамена обратной намагниченности из соседнейячейки в выбранную под действиемимпульсов тока, амплитуда которыхопределяется как и в предыдущем способе. Запись информации в такой матрице осуществляется последовательно,начиная от ячеек, расположенных накраю матрицы, в глубь матрицы, Домены обратной намагниченности дляпереключения крайних...

Номер патента: 1053161

Опубликовано: 07.11.1983

Авторы: Иванов, Козловская, Косов, Митихин, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...напервом регистре б адреса слова иопределяющего адрес слова, по которому должна быть записана информация(код этого адреса может быть также подан по кодовым шинам из других устройств ЦВИ). При совпаденииблок 11 сравнения выдает разрешающий потенциал на первый и второйэлементы.,И 15 и 16, и код числа,подлежащего записи, начинает подаваться с второго регистра 8 числа через второй элемент И 16 на генера тор 1 импульсов, заставляя его срабатывать при наличии кода "1" изаписывать информацию в накопительс цилиндрическими магнитнымидоменами 2. Так как второй элемент 35 И 16 управляется также триггером 10 40 45.тора 1 импульсов прекращается, а65 Устройство управления для доменной памяти содержит генератор 1 импульсов, первый вход которого...

Номер патента: 1053162

Опубликовано: 07.11.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативный, запоминающий, элемент

...2за счет осуществления поиска побольшему числу критериев, в частности осуществления поиска в массиве хранимых признакоВ (х; : 11таких признаков Хи 6 1 Х , что4= 4,п; Х-м р У,9= ,и, - ХУ,где У - признак опроса.Поставленная цель достигается тем, что в ассоциативный запоминающий элемент, содержащий триггер, первый и второй элементы ИЛИ и пер вый и второй элементы И, первые входы которых объединены и являются первым входом запоминающего элемента, второй вход первого элемента И подключен к первому выходу триггера, второй вход второго элемента И является вторым входом запоминающего элемента, а выходы элементов И подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого является первым выходом запоминающего...

Номер патента: 1053163

Опубликовано: 07.11.1983

Авторы: Скрипко, Шувариков

МПК: G11C 19/00

Метки: буферное, запоминающее

...устройства, которые синфазно поступают на его входы 39 и 40. Он содержит П суглматорон по модулю 2,Селектор -т окончангля кадра работает следующим образом. В исходном состсянигл на выходе 28 триггера 26 имеется сигнал. Поэтому признак начала кадра (бит.1), поступающий на входы 29 элементов И 25, Формирует ча выходе элемента И 25-1 сигнал. Этот сигнал через элемент ИЛИ 27 поступает на выход 30 селектора, а также на вход триггера 26, который перебрасывается, при этом снюлается сигнал с выхода 28 и Формируется на выходе 31, Поэтому признак окончания кадра (бит. 2), поступающий на вход 29, Формирует сигнал на выходе элемента И 25-2, с которого поступает на второй вход триггера 26, который возвращается в исходное положение, а также на...

Номер патента: 1053164

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...1тактовых импульсов, выход которогосоединен с входом двоичного счетчика 2 с количеством разрядов 2 н+4 (5 (где И - количество адресных входовконтролируемой оперативной памяти),который своими выходами подключенк дешифратору 3, к адресному мультиплексору 4, к первому и второмувходам сумматора: 5 по модулю два,к входу ф Запись-чтением контролируемой оперативной памяти б, с которым также соединен управляющий входадресного мультиплексора 4Выход оперативной памяти 6 соединен с информационным входом анализатора 7 сигналов, синхровход которого связан .с выходом генератора 1тактовых импульсов, а вход фСтартстоп его подключен.к старшему раз"ряду двоичного счетчика 2, а такжек второму входу сумматора 5 по модулю два, Выход сумматора 5 по...

Номер патента: 1053165

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...помодулю два связан с выходом старшего разряда счетчика и с входом 15 Старт-стоп анализатора сигналов,выходы дешифратора, блока сумматоров по модулю два, элемента ИЛИ,сумматора по модулю два и выходстаршего разряда счетчика являют ся выходами устройства.На чертеже изображена функциональная схема устройства для контроля оперативной памяти логарифмическим тестом.Устройство содержит генератор 1тактовых импульсов, выход которогосоединен с входом (двоичного) счетчика 2 с количеством разрядов1)+5+х (где П - количество адресныхвходов контролируемой оперативнойпамяти; Х - количество управляющихвходов мультиплексора), которыйсвоими выходами подключен к дешифратору 3, к блоку 4 сумматоровпо модулю два, к мультиплексору 5, 35 выход которого...

Номер патента: 1056265

Опубликовано: 23.11.1983

Авторы: Иванов, Косов, Милованов, Мхатришвили, Савельев, Фокин, Цыркин

МПК: G11C 11/14, G11C 7/00

Метки: блок, доменного, запоминающего, информации, считывания, устройства

...информации длядоменного запоминающего устройства,содержащий магнчторезисторный датчик,45вход которого соединен с выходом источника питания, а выходы - с согласугоцими элементами в виде резисторови через разделительные элементы ввиде конденсаторов - с входами усилителя воспроизведения, содержит дополнительный усилитель воспроизведения, элемент И, элемент НЕРЛВНОЗНЛЧНОСТЬ,дополнительные разделительные элементы в виде конденсаторов,элемент зацержки, формирователь импульсов и два развязывающих элементав виде диодов, аноды которых подключены к выходам магниторезисторногодатчика и через дополнительные конденсаторы к входам дополнительногоусилителя воспроизведения, а катодык шине нулевого потенциала, выходусилителя воспроизведения...

Номер патента: 1056266

Опубликовано: 23.11.1983

Авторы: Бостанджян, Жигалов, Ключевич, Перельмутер

МПК: G11C 11/00

Метки: запоминающее

...в ту микросхему 1или 2 памяти, на входе 11 или 12 которой находится разрешающий потенциалс одного из выходов дешифратора 22.В режиме "Запись" на входе 19элемента И-НЕ 18 всегда находитсявысокий уровень с выходов 13 и 14 65 микросхем 1 и 2 памяти, разрешакфцийпрохождение сигнала, поступившегона его вход 20, Инвертированный сигнал с выхода элемента и-НЕ 18 поступает на вход 24 блока 23, поэтомуна входах 24 и 25 блока 23 при исправных разрядных цепях всегда имеются одинаковые уровни, а на информационном выходе устройства всегдаимеется тот жеуровень, что и на егоинформационном входе, т;е, в режимезаписи обеспечивается трансляциячерез ЗУ входной информации,Пусть на входах 24 и 25 блока 23находятся высокие уровни, которыепоступают на...

Номер патента: 1056267

Опубликовано: 23.11.1983

Авторы: Губа, Иванов, Косов, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...входы и первые выходы которых связаны с числовым регистром, три группы элементов И, причем первые входы элементов И первой группы соединены с кодовой шиной такта, вторые входы - с выходами соответствующих счетчиков, а выходы - с входами формирователей вращаюцегося магнитногополя,. первые входы элементов И второй группы подключены к кодовой шине "Запись", вторые входы - к вторым выходам соответствующих дополнительных числовых регистров, третьи входы - к выходам соответствующих триггеров и первым входам элементов И третьей группы, а выходы - к входам формирователей Записи, вторые входы элементов И третьей группы связаныс выходами соответствующих усилителей считывания, третьи входы - скодовой шиной "Считывание", а выходы - с вторыми входами...

Номер патента: 1056268

Опубликовано: 23.11.1983

Авторы: Ерохин, Пономарев

МПК: G11C 11/40

Метки: триггер, четырехуровневый

...сигнала Ц .Недостатками многостабильныхтриггеров такого типа являются сложность, большое количество входныхи выходных шин, обусловленное использованием двоичного кода, и сравнительно большая занимаемая площадь.Наиболее близким по техническойсущности к изобретению является четырехуровневый Э-триггер. Триггерсостоит из квантизатора и схемы управления, Квантиэатор состоит из первого и-р-и транзистора, один из коллекторов которого соединен с его 35базой, а остальные три коллекторас соответствующими базами второго,третьего и четвертого и-р-и транзисторов, коллекторы которых соединеныс соответствующими базами пятого, 40шестого и седьмого п-р-п транзисторов, один из коллекторов каждого изкоторых соединен с собственной базой,а два других...

Номер патента: 1056269

Опубликовано: 23.11.1983

Автор: Тимошенко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...выборкой,АЗУ содержит (Фиг.1) блок 1 оперативной памяти, счетчик 2 импульсов,дешифратор 3, группу регистров 4сдвига, управляющие входы которых,а также вход счетчика 2,и регистров4 подключены к управляющему входу 5устройства, блоки б сравнения, каждыйиз которых состоит из регистра 7опроса, логического блока 8, регистра 9 результата поиска (индикатора )и мультиплексора 10,Блок 1 оперативной памяти с последовательной по разрядам и параллельной по словам выборкой получил своеназвание в соответствии со способом организации выборки информации в нем, т,е, функциональным назначением. На фиг. 2 этот блок изображен в виде множества рециркуляционных регистров 11 сдвига,Другой вариант блока 1 (фиг. 3) ,включает основной 12 и дополнительный 13...

Номер патента: 1056270

Опубликовано: 23.11.1983

Авторы: Бахтин, Махов, Пархоменко

МПК: G11C 19/32

Метки: регистр, сдвига

...индуктивностьконтура, как известно пропорциональна линейным размерам структуры ипри обычной ширине пленочных структур л 10 мкм минимальный линейныйразмер контура равен примерно100 мкм. Таким образом, указанныеограничения определяют минимальные размеры квантующих контуров,что не позволяет полностью использовать преимущества криоэлектронныхсхем с джозефсоновскими контактами - высокое быстродействие и низкоеэнерговыцеление (из-за низкой плотности упаковки схем),Целью изобретения является повышение степени интеграции регистрасдвига.0 91 /4 ББ25 60 ное состояние контура существует ,при любой и, в частности, при очень малой геометрической индуктивности, поэтому основной набег фазы может происходить только на джозефсоновских контактах...

Номер патента: 1056271

Опубликовано: 23.11.1983

Авторы: Бойчук, Гудым, Майструк, Шубс

МПК: G11C 21/00

Метки: запоминающее

...устройства. На Фиг.2 в.показаны записанные,в рециркулятор 3 информационныр импульсы, образующие сжатую во времени, обновляемую после каждой циркуляции на один информационный импульс копию входного сигнала на выходе рециркулятора 3. На фиг.2 показан задержан. ный сигнал, восстановленный по масштабу времени на выходе ключа 6, ана Фиг,2 е - тот же сигнал, но дополнительйо задержанный на выходе регистра 9, и огибающая сигнала, которая выделяется на выходе фильтра 10нижних частот и поступает на инфор мационный выход 14 устройства.Устройство работает следующимобразом.Генератор импульсов, стабилизированный кварцем, вырабатывает пос ледовательность прямоугольных импульсов с периодом С (фиг.2 а), поступающих на формирователь 2...

Номер патента: 1056272

Опубликовано: 23.11.1983

Авторы: Овсепян, Погосян

МПК: G11C 29/00

Метки: головки, зазоре, записи, информации, магнитного, магнитной, однородности, поля

...электронной микроско: пней Я .Наи 6 олее близким по технической 10 сущности к изобретению является способ, основанный на ориентировании магннтной головки относительно направления пучка электронов, подаче напряжения записи. на магнитную головку и регистрации искажений теневого изображения полей рассеяния 2 .Недостатком этих способов является длительное время контроля.Целью изобретения является умень О шение. времени контроля однородности магнитного поля в зазоре магнитной головки для записи информации.Поставленная цель достигается тем, что согласно способу контроля. однородности магнитного поля в зазоре магнитной гоповки для записи информации, основанному на ориентировании магнитной головки относительно направления пучка электронов,...

Номер патента: 1056273

Опубликовано: 23.11.1983

Авторы: Луговцов, Луговцова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...входами блоков 15 сравнения группы, другие входы которыхсоединены соответственно с выходамисумматоров 7 группы), Выходы блоков 15 сравнения группы соединенысоответственно с другими входамиэлементов И первой группы 9, Первыевходы дополнительного сумматора 8соединены соответственно с выходамиадресного регистра 4, другие входыс выходами элементов ИЛИ 12 (группы),другие входы которых соединены соответственно с выходами элементов Ипервой группы 9. Выходы дополнительного сумматора 8 соединены соответственно с адресными входами накопителя б, Выходы других регистров второй группы 3 соединени соответственнос другими управляющими входами 19.219. й устройстваВ основу работы устройства положенспособ преобразования кода адреса,поступающего от...

Номер патента: 1056274

Опубликовано: 23.11.1983

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устройства, вторуюгруппу элементов И, введен коммутатор, входы управления которого являются другими входами устройства, авыход соединен с третьим входом элемента И, информационные входы коммутатора подключены к выходам элементов И второй группы, управляющие выходы накопителей соединены с входамиэлементов И второй группы и с соответствующими входами блоков контроля,На чертеже представлена структурная схема предлагаемого запоминающего устройства с самоконтролем.Запоминающее устройство с самоконтролем содержит первый накопитель1 с .зонами контроля 2 и информационных сигналов 3, второй накопитель 4с зонами контроля 5 и информационныхсигналов б, первый 7 и второй 8 дешифраторы адреса, первый 9 и второй10 регистры адреса, первый 11 и...

Номер патента: 1056275

Опубликовано: 23.11.1983

Авторы: Волкогонов, Степанов

МПК: G11C 15/00

Метки: запоминающее, логическое

...е к,Для формирования кодового вектора 60 необходимо информационный вектор Г умножить на матрицу б:1 = ф б . В результате умножения информационного вектора ф на матрицу Й определяется векторпроверочных символов, 65 Каждая 1 -я строка1 = 1, 2 . 1 матрицы Й, не считая первой, формируется в результате сдвига и деления на вектор Р, называемый порождающим, (1- 1) -й строки. Это обстоятельство использовано для сокращения объема накопителя 1 следующим образом.Матрица Й разбивается на М матРиц ";= 1,2,.,М) размерностьюкаждая, причеи любая из этих матриц может быть получена из первой матри 1цы Й, так как каждая строка матрицы Й может быть получена иэ предыдущей строки в результате одного сдвига и одного деления на порождающий вектор.Таким...

Номер патента: 1057986

Опубликовано: 30.11.1983

Авторы: Кононенко, Кузьменко, Максимец, Самойлов

МПК: G11C 11/14

Метки: запоминающего, магнитных, накопителя, пленках, устройства, цилиндрических

...ная технологическая торцовая панель с размещенными между ее отверстиями электрическими проводниками, общий вид, разрез А-А, на Фиг. 3 - участок соединения двух соседних стержнейНакопитель для ЗУ на ЦМП, изготовленный в соответствии с предлагаемым способом (Фиг. 1), содержитоснова" ние 1, плетеные полотна. 2 числовых обмоток, залитые, компаундом, прокладки 3, стержни 4, покрытые Ферромаг" нитной пленкой, с развальцованными на концах площадками 5, электрические проводники б и 7:, вспомогатель- ные технологические торцовые панели 8 с отверстиями 9 (фиг. 2), контакты 10 в местах соединения концов стерж" ней 4 с электрическими проводниками 6 и 7 (Фиг, 3),Изготовление накопителя по предла гаемому способу осуществляется следующим образом,На...

Номер патента: 1057987

Опубликовано: 30.11.1983

Автор: Никандров

МПК: G11C 11/22

Метки: памяти, сегнетоэлектрический, элемент

...изменяется в соответствии с заданным кодом информации, и служитдля хранения информации. Эта пластинаимеет толщину 60 мкм 11,.Недостатком устройства являетсянеудовлетворительное энергопотребление, обусловленное высокими напряже ниями для записи информации,Наиболее близким по техническойсущности к предлагаемому является. элемент памяти, содержащий две сегнетокерамические пластины, толщиной100 мкм соединенные по общему электроду 2;30Однако известное устройство характеризуется также высоким энергопот-.реблением. в связи с тем, что напряжение записи равно 150 В,Цель изобретения - снижение 35энергопотребления сегнетоэлектрического элемента памятиПоставленная цель достигается тем,;ато в сегнетоэлектрический элементпамяти, содержащий две...

Номер патента: 1057988

Опубликовано: 30.11.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативный, запоминающий, элемент

...подключены соотнетственно к выходам первого н второго элементав И, седьмой вывод элемента подключен к выходу второго элемента ИЛИ, первый, нторой и третий входы которого подключены соответственно к выходам третьего, четвертого и шестого элементов И, а первый ныход триггера подключен к вторым входам второго и третьего элементов И 121 .Недостатком этого элемента является невысокое быстродействие, таккак поиск хранимых признаков наиболее удаленных от признака опроса, вассоциативном запоминающем устройст"ве из таких ячеек может быть осуществлен только алгоритмическим путем, т.е, с пониженным быстродействием,Цель изобретения, - повышение быстродействия элемента,Поставленная цель достигаетсятем, что в ассоциативный запоминающий элемент,...

Номер патента: 1057989

Опубликовано: 30.11.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативного, блок, запоминающего, информации, поиска, устройства

...вывод блока подключен к первым 1входам четвертого, пятого и шестого элементов И, третий вывод блока под" ключен к первому входу седьмого и вторым входам четвертого и пятого элементов И, четвертый вывод блока ;подключен к первому входу восьмого и ;вторым входам первого и третьего элементов И, второй вход восьмого и третий вход третьего элементов И подключены к выходу первого триггера, третий вход первого элемента И подключен к выходу второго триггера, выходы пятого и шестого элементов И подключены соответственно к первому и. второму входам первого элемента ИЛИ, выходы первых элементов И .и ИЛИ подключены к первым входам первого и второго соответственно триггеров, выход четвертого элемента И нодключен к первому входу второго...

Номер патента: 1057990

Опубликовано: 30.11.1983

Авторы: Берсон, Марголин, Шагулин

МПК: G11C 17/00

Метки: запоминающее

...И-НЕ являются входом разрешения считывания устройства, авыходы соединены с информационнымивходами накопителя информации иявляются информационными выходамиустройства, катод стабилитрона соединен с катоцом диода, анод - с другой шиной питания, один выход резистора подключен к входу разрешениявыборки накоцителя информации, адругой - к одной, шине питания,На чертеже представлена блок-схема ЗУ. Адресные входы накопителя 1 инФормации соединены с выходами адресных блоков 2,.информационные выходы - с входами блока 3 элементов И-НЕ, выходы которого соединены с информациониым входом накопителя 1 иявляются информационными выходами 4 устройстваПервый выход накопителя контакт питания) соединен с катодами диода 5 и стабилитрона 6, второй выход...

Номер патента: 1059625

Опубликовано: 07.12.1983

Авторы: Князев, Соколов

МПК: G11C 7/00

Метки: записи, информации, накопителе, пьезоэлектрическом, стирания

...накопителе.Известен способ 1 записи в пьезоэлектрический накопитель, заключающийся в подаче в накопитель (порошок пьезоэлектрика, помещенный между обкладками конденсатора) двух за писывакцих высокочастотных радио- импульсов. Для стирания информации в накопитель подают два стирающих радиоимульса, идентичных записывакцим, а фазу второго радиоимпульса сдвигают относительно фазы первого записывакцего радиоимпульса на 180 +ЗОО.Известей способ стирания в пьезоэлектрическом накопителе, заключающийся в том, что в накопитель подают стиракций радиоимпульс с часто. той заполнения и длительностью равной аналогичньм параметрам записывающих импульсов и с амплитудой, превышакцей амплитуду записывающих радиоимпульсов не менее чем на 20 2 .Недостатком...

Номер патента: 1059626

Опубликовано: 07.12.1983

Авторы: Глушков, Жемейцев, Журова

МПК: G11C 8/10

Метки: дешифратор, дополняющих, мдп-транзисторах

...из параллельно соединенных транзисторов р-типа2, управляющего транзистора И-типа3 транзистора обратной связи И -типа 4 и элемента ИЛИ-НЕ 5, инвертор 6, адресные элементы И-НЕ 7, 6причем выход инвертора 6 подключенк затворам управляющих транзисторов 3 логических ячеек 1, а еговход соединен с первыми входамиадресных элементов И-НЕ 7 и явля 60 ется управляющим входом 8 дешифра"тора, вторые входы каждой пары адресных элементов И-НЕ 7 являются:соответственно прямыми и инверсными адресными входами 9 дешифра 65 тора, затворы каждого из транзисторов 2 логических ячеек 1 подключены к одному из выходов пары адресных элементов И-НЕ 7 в соответствии с двоичным .кодом номера ячейки 1. Истоки транзисторов 2 подсоединены к шине 10 питания, а истоки...