G11C — Запоминающие устройства статического типа
Аналоговое запоминающее устройство
Номер патента: 1381603
Опубликовано: 15.03.1988
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...выходе которого появляет ся передний Фронтимпульса, запускавщцй Формирователь 12 третьего канала, который вырабатывает отрицательный импульс, Этот импульс через элемент И 14 (0 ,) поступает на управляющий вход ключа 4 и закрывает его до своего окончания, т.е. до момента времени С в результате чего сокращается процесс разряда конденсатора 5, что свидетельствует об окончании хранения дискретного значения выбранного канального напряжения. Импульс формирователя 12 третьего канала через элемент И блока 15 поступает также на выход 22 третьего канала. После его окончания (в момент времени С,) вновь начнется процесс разряда конденсатора 5, который будет продолжаться до момента временикогда напряжение на выходе операционного усилителя 6...
Устройство для контроля блоков постоянной памяти
Номер патента: 1381604
Опубликовано: 15.03.1988
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...формирователя 4 контрольных кодов двоичное число, полученное при подсчете битов последовательного кода, несущих информацию(контрольный код микросхемы), поступает на часть входов блока 5 сравнения, а формирователь 4 контрольных кЬдов обнуляется импульсом переноса с выхода переноса счетчика 8адреса, который вырабатывается после перебора этим счетчиком 8 всехадресов, Этим же импульсом, поступающим на вход разрешения блока 5 сравнения разрешается работа этого блока.На другие входы блока 5 сравненияприходит сигнал с выхода счетчика 6цикла, который определяет номер мик1381604 ч А 1 А 2 АЗ АЗА 4 А 16 росхемы, контролируемой в данном цикле.Блок 5 сравнения представляет собой программируемую логическую матри 5 цу (ПЛИ), на часть входов которой...
Запоминающее устройство с коррекцией ошибок
Номер патента: 1381605
Опубликовано: 15.03.1988
Авторы: Билецкий, Бушуев, Корнейчук, Орлова, Щербина
МПК: G11C 29/00
Метки: запоминающее, коррекцией, ошибок
...блок управления формирует и в случае, если произошла ошибка в маркерном разряде ячейки, т.е. на выходе последнегоэлемента ИС 1 С 1 ЮЧАНЦЕЕ ЮИ, входящегов состав блока 9, появился единичныйсигнал): выдачу инверсного содержимого входного регистра 3 (всех разря 5до в, включая и маркерный ); з аписьего в накопитель 1, считывание с него в регистр 4 слова,Содержимое регистров 3 и 4 сравнивается в блоке 9 определения ошибочных разрядов (сравниваются инверсное значение исходного слова, хранящегося в регистре 3, и значение инверсного слова, считанного из накопителя, т.е. два инверсных кода). Иесли ошибки в слове отсутствуют (чтовозможно в случае, если первоначально г-кратный отказ привел к появлению-кратной, многократной ошибки), тона выходе...
Запоминающее устройство на цилиндрических магнитных доменах
Номер патента: 1382844
Опубликовано: 23.03.1988
Авторы: Захарян, Красовский
МПК: G11C 11/14
Метки: доменах, запоминающее, магнитных, цилиндрических
...устойчивые ошибки, то по группе входов-выходов 23 устройства из контроллера 1 выдается ад" рес инАормационного блока с НКО и сообщение о необходимости перезаписи инАормации по данному адресу.Если НКО = О, то осуществляется анализ Алага КО, В случае КО = 1, т.еимеют место одна устойчивая и по крайней мере одна неустойчивая ошибки, контроллер 1 переводит .устройство в режим исправления ошибочного бита. Если КО = О, т,е. имеют место по крайней мере две неустойчивые ошибки, то выполняется переход О к следующему адресу инАормационного блока.Если первоначально блок 3 обнаружения и коррекции ошибок устанавливает Алаг БКО = О и Алаг КО = 1, то также производится повторное считывание инАормационного блока по текущему адресу из накопителя 9 и...
Устройство для задержки цифровой информации
Номер патента: 1383322
Опубликовано: 23.03.1988
Авторы: Дрозд, Карпенко, Лацин, Полин, Шабадаш
МПК: G11C 21/02, H03K 5/06
Метки: задержки, информации, цифровой
...задерживаемых слов последовательно оказываются в различных разрядах накопителя 2, вследствие чего отказ любого из разрядов накопителя 2 приводит к усреднению, т. е. некоторому снижению погрешности всего задерживаемого массива. Управление входным коммутатором 1 осуществляется с помощью младших разрядов счетчика 3, задержанных на половину такта 55 на регистре 4, так как входная и выходная информации которого задерживаются на половину такта относительно адресных сигналов 19 на выходах счетчика 3 (фиг. 4). Формула изобретения Изобретение относится к вычислительной технике и может быть применено для задержки массива информации.Цель изобретения - повышение достоверности передачи задерживаемого массива информации. На фиг. 1 представлена...
Устройство для задержки цифровой информации
Номер патента: 1383324
Опубликовано: 23.03.1988
Авторы: Дрозд, Лацин, Малярчук, Минченко, Полин
МПК: G06F 1/04, G11C 19/00, H03K 5/06 ...
Метки: задержки, информации, цифровой
...обработки считанной информации в данном такте. Сигнал отказа равен логической "1", ес",ли в слоге, которому он соответствует, произошел отказ, Сигнал отказаопределяется в результате сравненияконтрольных сигналов, сопровождающихкаждый слог, с результатом вычисле-,ния контрольных разрядов в блоке 7 наоснове считанной информации в данном.такте. Рассмотрим работу коммутаторов2 для случая слова, например, состоя"щего из четырех слогов а, в, с, й(где а-старший), Им соответствуют например, сигналы отказа Оэ, О, О,О,. Тогда работа коммутаторов 2 определяется табл. 1, где КВх , КВх,3КВх, КВхо - выходы групп коммутато-ров 2, при этом КВхэ - выходы, соответствующие старшей группе.Знак Х в табл.1 соответствует без"различному состоянию...
Оперативное запоминающее устройство
Номер патента: 1383441
Опубликовано: 23.03.1988
МПК: G11C 11/00
Метки: запоминающее, оперативное
...М блоковпамяти, младшие т-К разрядов которого поступают на адресные входы Л блоков памяти.На одном из выходов дешифратора 2 вырабатывается сигнал разрешения выборки, блока памяти, который поступает на входысоответствующих элементов И 10 и 11 иразрешает прохождение сигналов Запись(ЗП) и Чтение (ЧТ) на соответствующий блок памяти,При выполнении процедуры записи навходе 9 сигнал отсутствует, на входы 6 подаются записываемые данные, которые записываются в блок памяти, номер которогоопределяет дешифратор 2. При выполнении 30процедуры чтения на входе 9 сигнал такжеотсутствует. Блок памяти, номер которогоопределяет дешифратор 2, выставляет на вы ходах 7 считываемые данные.Выход 8 идентификации отмечает периодзанятости соответствующего блока...
Программируемое постоянное запоминающее устройство
Номер патента: 1383442
Опубликовано: 23.03.1988
Авторы: Перепелкин, Путинцев, Скосырский
МПК: G11C 11/40
Метки: запоминающее, постоянное, программируемое
...какого-либо адресного формирователя напряжений выше Опор на первом и втором выходах этого формирователя устанавливаются уровни логического нуля. Наличие уровней логического нуля на одной паре входов дешифраторов 2 и 3 приводит к тому, что ни один из выходов дешифраторов не выбирается, если дешифраторы не имеют дефектов,Поочередно подавая на каждый вход адресных формирователей напряжение, превышающее порог срабатывания порогового элемента 11, и осуществляя перебор входных сигналов на остальных адресных входах, в случае исправного устройства ток через элемент памяти отсутствует. При этом на выходе усилителя 6 считывания устанавливается уровень логической единицы. 20 25 30 35 40 45 В случае дефектов, например обрыв на входе дешифратора 2,...
Диагностируемый регистр
Номер патента: 1383443
Опубликовано: 23.03.1988
Авторы: Дубовик, Изотов, Мищенко, Панчиков, Татур
МПК: G11C 19/00, G11C 29/00
Метки: диагностируемый, регистр
...подается сигнал 50 логического О, который инвертирует обратную связь этого триггера. В результате такого инвертирования в цепи обратной связи триггера разряда +1 имеется нечетное число инвертирований (три), следовательно, триггер находится в неустойчивом состоянии и генерирует импульсы типа меандр. Первое же перебрасывание триггера разряда с+ 1 из 1 в О приводит к появлению сигнала логический О на выходе элемента ИЛИ разряда 1+2 и также вызывает инвертирование обратной связи триггера разряда 1+2, а следовательно, его перебрасывание из 1 в О. Аналогично асинхронный процесс перебрасывания триггеров из 1 в 0 осуществляется до последнего разряда. Первое же перебрасывание из 1 в О триггера последнего разряда свидетельствует о...
Асинхронный последовательный регистр
Номер патента: 1383444
Опубликовано: 23.03.1988
Авторы: Варшавский, Мараховский, Розенблюм, Цирлин
МПК: G11C 19/34
Метки: асинхронный, последовательный, регистр
...которое заблокирует изменение состояния последней ячейки регистра и разрешит запись информации в его предпоследнюю ячейку. Если при этом значение предыдущего разряда кода было единичным (состояние и-й ячейки 001), то в предпоследнюю ячейку может быть записан нуль (101) или метка (011), т. е. значение очередного разряда сдвигаемого кода единичное. В первом случае нулевое значение появляется на выходе элемента 5 и на прямом информационном выходе 8 регистра, а во втором случае - на выходе элемента 6 и на инверсном информационном выходе 9 регистра. Если же значение предыдущего разряда кода было нулевым (состояние п-й ячейки 010), то в предпоследнюю ячейку может быть записана единица (100) или метка (011), т. е. значение очередного разряда...
Устройство для задержки цифровой информации
Номер патента: 1383445
Опубликовано: 23.03.1988
Авторы: Дрозд, Лацин, Лебедь, Минченко, Полин
Метки: задержки, информации, цифровой
...половины такта осуществляется чтение информации, записанной в ячейку накопителя 3 в предыдущем цикле задержки, а во время второй половины такта - запись информации в эту же ячейку, чтение из которой происходит в следующем цикле задержки, Счетчик 1 последовательно перебирает адреса, осуществляя запись слов, поступающих .на входы 8, в ячейки накопителя 3. За п 45 тактов задержки все и слов оказываются последовательно записанными, а и слов предыдущего массива информации в таком же (прямом порядке - считанными из накопителя 3. Фиксация считанного слова в регистре 5 осуществляется задним фронтом синхроимпульсов на входе 7.Если на вход 6 подают сигнал логической единицы, то триггер 4 не блокирует по своему Я-входу и в конце цикла прямой записи...
Запоминающее устройство
Номер патента: 1383446
Опубликовано: 23.03.1988
МПК: G11C 11/401, G11C 19/28
Метки: запоминающее
...пока сохраняется соответствующее направление тока в контуре.Когда энергия магнитного поля элемента 13З 5 полностью исчерпывается, преобразуясь вэнергию электрического поля соответствующих электродов переноса (выход 6) и частично - в тепло, колебание напряженияна выводе 6 прекращается, так как элемент14 размыкается.Последующие пары тактовых импульсоввызывают формирование на выходе 6 импульсов колоколообразной формы.По окончании импульсов управления навходе разрешения устройство переходит в45режим хранения. Причем, если импульс оканчивается в момент, когда ключ 15 замкнут,то формирование очередного колебания навыходе 6 завершается точно так же, как и приналичии управляющего импульса. Однакодалее при появлении очередного импульсана входе 29...
Способ запоминания аналогового сигнала и устройство для его осуществления
Номер патента: 1383447
Опубликовано: 23.03.1988
Автор: Ципоренко
МПК: G11C 27/00
Метки: аналогового, запоминания, сигнала
...сигнала в момент времени 6 начала запоминания 5(6)(фиг. 3),В зависимости от управляющего сигнала, поступающего на шину 2, устройствоможет работать в двух режимах: выборки(при отсутствии управляющего импульса) изапоминания (при поступлении управляющего импульса).В обоих режимах на выходе линиизадержки формируют сигнал путем задержкивходного сигнала 5-. (1) во времени на величину т.Величина т определяется параметрамилинии 4 задержки и соответствует инерционности процесса формирования накопленного сигнала. В режиме выборки блок 5накопления находится в режиме обнуления,а ключ 7 переключен таким образом, чтовторой вход сумматора 8 соединен с шиной 6нулевого уровня, Таким образом, накопленный сигнал равен нулю.30 5 10 15 20 25 35 40 45 50...
Аналоговое запоминающее устройство
Номер патента: 1383448
Опубликовано: 23.03.1988
МПК: G11C 27/00, G11C 27/02
Метки: аналоговое, запоминающее
...истечении времени бар замыкается элемент 5. При этом схема устройства соответствует схеме фильтра нижних частот второго порядка. После завершения переходных процессов от переключения элемента 5 размыкается элемент 1 и элемент 5 и аналоговое запоминающее устройство переходят в режим хранения.Поскольку сигнал на выходе устройства соответствует сигналу на элементе 7, то устройство переходит в режим хранения со сглаженным сигналом на элементе 7.Время переходного процесса схемы устройства после замыкания элемента 5 незначительно, так как замыкание происходит после выравнивания напряжений на входе и выходе устройства, т. е. после отработки скачка напряжения. Накопленный заряд на элементе 4 также незначительный по вели чине, так как в...
Устройство для контроля блоков памяти
Номер патента: 1383449
Опубликовано: 23.03.1988
Авторы: Дебальчук, Дмитриев, Косарев, Малахов, Солошенко
МПК: G11C 29/00
...вход ключа 29 поступает вторая стробирующая последовательность (фиг. 2 з), выделяющая ошибки только в моменты воспроизведения информации из ранее записанной ячейки памяти контролируемого блока 12, что позволяет выявлять неисправные ячейки памяти, на выходах которых постоянно присутствует высокий потенциал. Запись, воспроизведение О и сравнение производятся до полного заполнения всех ячеек контролируемого блока 12 нулевыми символами,Отрицательным фронтом старшего разряда счетчика 8 адреса, выход которого соединен с входом триггера 16, последний переключается и на его выходе устанавливается высокий потенциал, поступающий на информационный вход контролируемого блока 12 и разрешающий прохождение второй и третьей стробирующих...
Устройство для выборки информации из блока памяти
Номер патента: 1387033
Опубликовано: 07.04.1988
Автор: Романов
МПК: G09C 1/00, G11C 11/00
Метки: блока, выборки, информации, памяти
...фиксированной ячейки блока 1, где записан базовый адрес массива данных вызываемой справки. Этот адрес с выхода бло 35 ка 1 парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4, сиг.- . нал 66), который, пройдя элемент ИЛИ 10, поступает на вход элемен- . 40 та 12 задержки, где задерживается на время установки кода в регистре 8.С выхода регистра 8 и счетчика 4, в котором в данный момент времени 45 одни нули, их содержимое поступает на входы сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4, сигнал 67) формируется адрес, поступающий на адресный вход блока 2, на вход чтения которого поступает сигнал с выхода элемента 13 задержки, задерживающий синхроимпульс на время переходных...
Буферное запоминающее устройство
Номер патента: 1387042
Опубликовано: 07.04.1988
Авторы: Грановский, Мельников
МПК: G11C 19/00
Метки: буферное, запоминающее
...в регистр 4. Считанная по этому адресу информация с выхода 16 может быть передана потребителю по входу 21 строба чтения. По сигналу с выхода дешифратора 7, поступающему на тактовый вход триггера 9, триггер возвращается в исходное состояние и элемент И - НЕ 10 запирается. В результате блокируются счетчик 12 и дешифратор 7, На этом 4-тактный цикл считывания заканчивается. Описанный цикл считывания повторяется с поступлением на триггер 9 сигнала чтения.В случае одновременного поступления в устройство совпадающих по фазе сигналов записи и чтения совместно срабатывают триггеры 8 и 9. При этом включается один из элементов И - НЕ, так как наличие взаимно блокирующих связей между элементами И - НЕ исключает совместное включение двух...
Аналоговое запоминающее устройство
Номер патента: 1387043
Опубликовано: 07.04.1988
Авторы: Бондаренко, Криночкин, Мануилов, Соболев
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...записи информационный сигнал с генератора 6 поступаетна вход преобразователя 2, который возбуждает в носителе 1 акустическую волну. Вмомент времени 1=т(Т(тС), где Т - длительность информационного радиоимпульса.1. - длина носителя 1 в направлении распространения акустического потока, тт - скорость акустических волн с генератора 4 напреобразователь 3, подается записывающийрадиоимпульс, частота которого совпадает снесущей частотой информационного сигнала,Записывающий радиоимпульс возбуждает в 45носителе 1 акустическую волну. Нелинейноевзаимодействие акустических волн за счетсильной магнитоупругой связи материала носителя 1 приводит к появлению в областипересечения акустических потоков статической саставляющей магнитного поля и...
Устройство для контроля блоков постоянной памяти
Номер патента: 1387044
Опубликовано: 07.04.1988
Авторы: Алексеев, Некрасов, Турец, Чесноков
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...сигнала Сброс с входа счетчика 1, 25 включение объекта 19 контроля и блока 3эталонной памяти, перевод триггера 7 в единичное состояние по Р-входу. Сигнал с выхода триггера 7 разрешает подачу синхроимпульсов на вход счетчика 1, который начинает перебор адресов объекта 19 контроля, 30 выходы данных которого через коммутатор12 поступают на другой вход блока 14 сравнения, на первом его входе либо логический О, либо данные с, выхода блока 3, При несравнении на выходе блока 14 сравнения появляется логическая 1, которая 35 приводит к появлению логического О навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15, далее сигнал логического О поступает на один из входов элемента ИЛИ 9, на другом входе которого также логический О Это приводит к установке в...
Устройство для контроля матриц памяти на цилиндрических магнитных пленках с неразрушающим считыванием информации
Номер патента: 1387045
Опубликовано: 07.04.1988
Авторы: Абелян, Даниелян, Мириджанян, Чокекчян
МПК: G11C 29/00
Метки: информации, магнитных, матриц, неразрушающим, памяти, пленках, считыванием, цилиндрических
...в состояние О, а триггер 27 г устанавливается в состояние единицы, и аналогично происходят контроль и регистра 25 ция результатов контроля сигналов нулей Я бит второго разряда матрицы 4, так происходит до окончания контроля всех сигналов нулей первых Я бит Х-го разряда. При контроле сигналов этого последнего З 0 разряда на выходе 20 блока 11 устанавливается высокий потенциал, и приходящий вслед за контролем сигнала нуля последнего Я-го бита Х-го разряда сигнала с выхода счетчика 2 проходит через элементы И 13 ИЛИ в14 и переводит триггер 5 в нулевое состояние, т.е. запись, а триггер 7 - в единичное состояние. Ааналогично происходят запись-разрушение и контроль сигналов единиц первых Я)( Х бит первых М разрядов матрицы 4. После этого...
Запоминающее устройство с обходом дефектных элементов памяти
Номер патента: 1387046
Опубликовано: 07.04.1988
Автор: Алексеев
МПК: G11C 29/00
Метки: дефектных, запоминающее, обходом, памяти, элементов
...13 коды 11111111, 11 11111 разрешают прохождение кода через элементы И 10 з, 106, 1 Од, 19 г, 1015 10 нь 10 г, 10 г 4 в 10 е разряды блока 3.Таким образом, информация из регистра 7 числа записывается только в исправные элементы памяти ячейки памяти блока 3 при любой локализации по разрядам,Считывание числа из блока 3 в регистр числа 7, Считываемое слово ранее записывается по соответствующему адресу в 8 годных (из общего числа 100) разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах преобразователей 12 и 13 появляются коды, поступающие на соответствующие входы элементов И первой группы 8, реализующие прохождение кода слова из годных разрядов 10 15 20 ячейки памяти в разряды регистра 7.Например, если в...
Запоминающее устройство с обходом дефектных элементов памяти
Номер патента: 1387047
Опубликовано: 07.04.1988
Автор: Алексеев
МПК: G11C 29/00
Метки: дефектных, запоминающее, обходом, памяти, элементов
...с (ги+1) -го по (и+К) -й выбранной ячейки памяти.Таким образом, в дефектные разряды (элементы памяти) ячейки памяти блока 3 информации из регистра 6 числа не записываются. При этом локализация дефектов несущественна, т,е. дефекты могут быть в любом из разрядов ячейки памяти,Считывание числа из блока 3 в регистр 6 числа.Считываемое слово было ранее записано по соответствующему адресу в и годных, из общего числа (и+К), разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах блока 5 появляются коды, поступающие на соответствующие управляющие входы мультиплексоров 7. 25 30 35 40 45 50 55 При этом на выходы мультиплексоров 7 подключаются выходы соответствующих разрядов блока 3 памяти, Так, если в выбранном слове...
Резервированное запоминающее устройство
Номер патента: 1387048
Опубликовано: 07.04.1988
МПК: G11C 29/00
Метки: запоминающее, резервированное
...считанная из резервного блока 2 памяти, подается на (п+ 1) группу входов блока 7 суммирования. Поразрядная сумма по модулю два информации одноименных разрядов с (п+ 1) групп входов блока 7 суммирования поступает на другие входы коммутаторов 9 - 9 и на входы блока 8 формирования сигнала неисправности устрбйства.Так, при п=З, если на первую группу входов блока 7 суммирования поступает информация 0001, на вторую группу входов 0010,на третью группу - 1101, а с выходов резервного блока 2 памяти на четвертую группу входов блока 7 суммирования поступает информация 1110, равная поразрядной сумме по модулю два информации одноименных разрядов трех первых групп входов, с выходов блока 7 суммирования поступает информация, равная 0000.Б случае...
Механизм для осадки кодовых проводов
Номер патента: 1388943
Опубликовано: 15.04.1988
Авторы: Аношкин, Дружининский, Еременко, Медведев, Москалец
МПК: G11C 5/02
Метки: кодовых, механизм, осадки, проводов
...в частности к технологическому оборудованию для изготовления блоков памяти.Цель изобретения - упрощение конструкции механизма для осадки, повышение его быстродействия и надежности.На фиг, 1 и 2 приведены соответственно механизм для осадки кодовых проводов и схема его установки в устройстве для прошивки накопителей блоков памяти.Механизм для осадки кодовых проводов 1 О содержит раму 1 с двумя рядами соосных отверстий 2, пружину 3 и кронштейн 4.Рама 1 укреплена при помощи кронштейна 4 на траверсе 5, которая перемещается по координате У по поперечным направляющим корпуса 6 устройства и содержит каретку 7, перемещающуюся по координате Х, с проводоукладчиком 8, укладывающим провод на шаблон 9 с технологическими штырями. Механизм для...
Формирователь адресных сигналов для буферной памяти
Номер патента: 1388944
Опубликовано: 15.04.1988
МПК: G06F 12/02, G11C 7/00, G11C 8/12 ...
Метки: адресных, буферной, памяти, сигналов, формирователь
...работы сигналом по установочному входу 24 счетчик 7 и триггер 8 модулей устанавливаются в нулевое состояНие, при этом на первом управляющем выходе 16 присутствует высокий уровень сиг Нала. Высокий уровень сигнала на управляюгцем вьходе 16 приводит к срабатываник формирователя 25 импульсов, выходной сигНал которого устанавливает в нулевое состояние счетчики 1 и 2 модулей. При поступлении запроса за текущим адресом записи, который поступает на пер. вый управляющий вход 5 первого модуля, а также на третий 14 и пятый 18 управляющие входы этого модуля и пятые управляю. щие входы 18 остальных модулей, к адрес. ным выходам 4 модулей подключаются через открытые по третьим входам элементы ИИЛИ 3 выходные сигналы счетчиков 1. Задним фронтом...
Устройство для управления регенерацией информации в динамической памяти
Номер патента: 1388945
Опубликовано: 15.04.1988
Авторы: Боженко, Кондратов, Мешков
МПК: G11C 11/00
Метки: динамической, информации, памяти, регенерацией
...обращения в разряде, соответствующем этому АКЕсли внешнее обращение ведется по всем строчным адресам АК 1 - 7, все разряды ре13889454ращения по АК. в блоке 2 памяти и поАК. в регистре 7 оказываются сброшенными. 10 15 Формула изобретения 3гистра 7 устанавливаются в 1 и все байты блока 3 памяти оказываются обнуленными В этом случае при переводе устройства в режим регенерации второй приоритетный шифратор 8 выдает сигнал запроса (фиг. Зу), по которому регистр 7 сбрасывается, и устройство вновь становится готовым к работе в режиме внешнего обмена.В режиме регенерации адресный мультиплексор подключает к выходам 12 устройства выходы второго приоритетного шифратора 8, к выходам 13 - выходы первого шифратора 5. АК- определяются по отсутствию...
Блок возбуждения для доменной памяти
Номер патента: 1388946
Опубликовано: 15.04.1988
Авторы: Волошин, Коростелев, Лихачев
МПК: G11C 11/14
Метки: блок, возбуждения, доменной, памяти
...выводу, а истоками - к второму вы.воду катушки 3 индуктивности. Конденсаторы 8 и . 9 включены между затвором и стоком, а резисторы 1 О и 11 - между затвором и истоком полевых транзисторов 6 и 7 соответственно. В исходном состоянии транзисторы 4, 5, 6, и 7 заперты, ток в катушке 3 индуктивности отсутствует. Блок возбуждения 1 эа ботает следую ци м образом.Источники 1 и 2 питания поочередно подключаются к катушке 3 индуктивности с помощью транзисторов 4 и 5, на базы которых с устройства управления поочередно подаются управяюцие сигналы в виде прямоугольных импульсов положительной полярности, сдвинутых по фазе друг относительно друга на 180, з результате чего в катушке 3 индуктивностн формируется двунаправленный ток треугсльной...
Элемент памяти
Номер патента: 1388947
Опубликовано: 15.04.1988
Автор: Якимаха
МПК: G11C 11/40
...разрядной шины 9 на состояние элемента памяти. На вторук) числовую шину 14 5 1 О 25 ;б 3.3 гз 1 Г 5 О2поступает уровень О, который отпирает транзисторы 11 и 12, а на вторую разрядную шину 13 поступает уровень 1, который открывает транзисторы 1 и 2 первого инвертора независимо от их предыдущего состояния. При этом транзисторы 4 и 5 второго инвертора также открываются, а транзисторы 1 и 2 второго инвертора и транзисторы 4 и 5 первого инвертора закрываются,В режиме считывания записанной в элементе информации также возможны два случая работы. Съем уровня О целесообразен при подаче уровня 1 на числовую шину 10, тогда уровень О поступает через открытый транзистор 7 на разрядную шину 9. Если транзистор 2 второго инвертора заперт, то на...
Формирователь страниц для голографического запоминающего устройства
Номер патента: 1388948
Опубликовано: 15.04.1988
Автор: Яковлев
МПК: G11C 11/42
Метки: голографического, запоминающего, страниц, устройства, формирователь
...по которому информация на восьми младших разрядах блока 4 памяти, соответствующая заданной частоте наполнения управляющего сигнала, запоминается в регистре 24, Сигнал с выхода одновибратора 21 обнуляет счетчик 6 адреса оперативной памяти и, пройдя через элемент 22 задержки, поступает на вход одновибратора 20. По единичному импульсу на его выходе информация на восьми младших разрядах блока 4 памяти, соответствующая времени записи на строку управляющего сигнала, записывается в регистр 23. Единичный импульс на выходе одновибратора 20 вызывает появление информации, записанной по нулевому адресу на выходах блока 3 оперативной памяти. Эта информация поступает в формирователь 2 импульсных сигналов,Единичный сигнал с выхода элемента ИЛИ 9...
Ассоциативное запоминающее устройство
Номер патента: 1388949
Опубликовано: 15.04.1988
Авторы: Зеебауэр, Корнейчук, Марковский
МПК: G11C 15/00
Метки: ассоциативное, запоминающее
...код команды опроса ассоциативного накопителя 1 (0011), который вызывает формирование единичных сигналов на выходе 22 дешифратора 17 команд, по которым осуществляется прием кода с шины 12 на регистр 3 маски, ассоциативный опрос ячеек накопителя 1 незамаскированными разрядами содержимого регистра 2 данных (при совпадении немаскируемых разрядов регистра 2 данных с соответствующими разрядами содержимого ячейки накопителя 1 на выходе последнего формируется сигнал единичного уровня), прием кода с выходов накопителя 1 через открытые элементы И 4 на регистр 5.В следующем такте (фиг. 4) на шину 12 поступает следующий за старшим (второй) слог слова-аргумента поиска, на маркерный разряд шины 12 подается потенциал нулевого уровня. Одновременно на...