G11C — Запоминающие устройства статического типа

Страница 134

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 842970

Опубликовано: 30.06.1981

Авторы: Лисичкин, Солоха

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...обкладке конденсатора, введен ограничитель тока, выход которого соединен с другой обкладкой конденсатора, вторые входы ключей соединены с шиной нулевого потенциала, выход усили842970 Формула изобретения Составитель А. ВТехред А: БойкасТираж 645Государственного комела м изобретений и осква, Ж - 35, РаушскаПатент, г. Ужгород,оронинКорректоПодписноеитета СССРткрытийя наб д. 4/5ул, Проектная,В. МатюхинаО/69ВНИИПИпо113035, МФилиал ППП Реда кт Заказ 5 омак теля соединен с выходом устройства и со входом ограничителя тока.На чертеже изображена функциональная схема предлагаемого устройства,Устройство содержит согласующие элементы 1 и 2, ключи 3 и 4, усилитель 5, ограничитель 6 тока, накопительный элемент, например конденсатор 7, шину 8...

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 842971

Опубликовано: 30.06.1981

Авторы: Данилов, Шестунин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...8 через контакты ключа 12подключен второй накопительный конденсатор 9.50В режиме хранения выход первого выходного усилителя 10 через блок 1 коммутациисоединен с инвертирующим входом блока 2сравнения, а выход второго выходного усилителя 11 через блок 1 коммутации соединен55с инвертирующим входом блока 2 сравнения,второй накопительный конденсатор 9 через ключ 12 соединен с выходом электронного 4ключа 7 и входом второго выходного усилителя 11,Режим записи имеет два подрежима работы: увеличение заряда на емкости и его уменьшение.Выходное напряжение Ов режиме записи сравнивается с выходным напряжением 1 вьдблоком 2 сравнения. Напряжение ошибки подается на триггеры 3 и 4. Знак ошибки определяет состояние триггеров 3 и 4, от которых...

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 842972

Опубликовано: 30.06.1981

Авторы: Бибяев, Исаев, Ракуров, Ронь, Рубцов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выходных сопротивлений входного усилителя или регулятора уровня при каких-либо дестабилизирующих воздействиях приводит к изменению напряжения на входе второго ключа относительно напряжения на запоминающем конденсаторе, что увеличивает ток утечки этого ключа, аследовательно, снижает точность устройства в режиме хранения.Цель изобретения - повышение точно сти устройства.Поставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее накопительный элемент, например конденсатор, одна обкладка которого соеди 15 иена с шиной нулевого потенциала, другая обкладка конденсатора подсоединена ко входу повторителя напряжениц и к выходу первого ключа, выход повторителя напряжения соединен с выходом устройства и входом...

Буферное запоминающее устройствос автономным контролем

Загрузка...

Номер патента: 842973

Опубликовано: 30.06.1981

Автор: Спиваков

МПК: G11C 19/00, G11C 29/00

Метки: автономным, буферное, запоминающее, контролем, устройствос

...частота которых не ниже частоты записи информации.На вход 12 постоянно поступают импульсы опроса, форма и частота которых совпадают с формой и частотой импульсов на входе 9, а фаза отстает, Фазовый сдвиг определяется быстродействием регистров 1 и блоков 8.Для записи информации в запоминающее устройство на вход 10 поступает запрос на запись. Информация со входов переписывается в первый регистр 1 по переднем- фронту тактового импульса при наличии единичного потенциала на нулевом выходе триггера 2 этого регистра и запроса на запись, -Если запись информации в регистр происходит верно, то по переднему фронту сигнала опроса триггер 2 первого регистра 1 устанавливается в единичное состояние.Единичный потенциал с выхода первого триггера...

Способ контроля магнитных накопителейс записью сигнала по двум уровням

Загрузка...

Номер патента: 842974

Опубликовано: 30.06.1981

Авторы: Аржеухов, Исаев, Степанова, Ускова

МПК: G11C 29/00

Метки: двум, записью, магнитных, накопителейс, сигнала, уровням

...к усилителю 31 записи. Выход 13 элемента ИЛИ 10 соединен со входом элемента 40 задержки и узлом 42 контроля, вход которого соединен с блоком 4 управления, а выход - со схемой 22 фиксации сбоя, Выход анализатора 41 соединен с нулевым входом триггера 43, единичный вход которого соединен с блоком 4 управления. Выходы триггера 43 подключены к управляющим входам элементов И 44 и 45, выходы которых подключены к элементу ИЛИ 46, выход которой соединен с выходом устройства. Элемент 40 задержки через преобразователь 47, который преобразует инвертированные при записи последовательности в прямой код, соединен с информационным входом элемента И 44 и непосредственно к информационному входу элемента И 45.На фиг. 2 представлены временные диаграммы, где...

Запоминающее устройство с сохранениеминформации при отключении питания

Загрузка...

Номер патента: 842975

Опубликовано: 30.06.1981

Авторы: Диденко, Загарий, Конарев, Николенко, Синянский

МПК: G11C 29/00

Метки: запоминающее, отключении, питания, сохранениеминформации

...выходом устройства соответственно. Вход второго порогового элемента 6 подключен ко входу первого порогового элемента 5, а выход - к информа.ционному входу триггера 9, управляющийвход которого соединен с четвертым выходом блока 4 сопряжения и входом элемента 1 О задержки. Выход элемента 10 задержки подключен к первому входу элемента ИЛИ 11, второй вход которого соединен с выходом триггера 9, а выход - совторым входом второго переключателя 8.Устройство работает следующим образом, Пороговые элементы 5 и 6 содержат ста-билитроны, напряжения стабилизации которых определяют уровни срабатывания пороговых элементов. Уровень напряжения на выходе 12 основного источника питания, при котором срабатывает первый пороговый элемент 5, ниже...

Устройство для исправления ошибокв блоке памяти

Загрузка...

Номер патента: 842976

Опубликовано: 30.06.1981

Авторы: Андреева, Городний, Корнейчук, Лазинцев, Орлова, Палкин, Рудниченко, Рычагов

МПК: G11C 29/00

Метки: блоке, исправления, ошибокв, памяти

...в блок 19 памяти по адресу, хранящемуся в его регистре 20 адреса.В цикле чтения считанное информационное слово поступает в регистр 1 прямого кода, а с его выхода - на сумматоры 3 по модулю два, которые формируют контрольнЫе разряды в соответствии с алгоритмом образования кода Хэмминга., В случае отсутствия ошибок во всех контрольных разрядах информационное слово с первого выхода регистра 1 прямого кода через первый элемент И 8, элемент ИЛИ 10 и выходной регистр 11 поступает на первый информационный выход 14 устройства.Если же искажающие информацию отказы имеют место, то по сигналам блока 4 управления осуществляется коррекция считанной информации. Для этого с регистра 1 прямого кода снимается инверсное значение информационного...

Запоминающее устройство с автономнымконтролем

Загрузка...

Номер патента: 842977

Опубликовано: 30.06.1981

Авторы: Городний, Дичка, Дробязко, Корнейчук, Орлова, Рычагов, Юрчишин

МПК: G11C 29/00

Метки: автономнымконтролем, запоминающее

...же имеет место неравенство, то по сигналу со схемы 15 сравнения в маркерный разряд регистра 6 записывается О. Обозначается: логическая 1 в маркерном разряде означает, что ячейка ис-правна; О - в ячейке имеются отказавшие разряды. Первоначально во всех маркерных разрядах ячеек накопителя 1 записана 1.Запись О в маркерный разряд регистра 6 означает, что ячейка, к которой осуществляется обращение, содержит отказавшие разряды. В этом случае необходимо определить номера отказавших разрядов с тем, чтобы записать информацию в оставшихся исправные основные и дополнитель 35 ные разряды, т. е. выполнить развертку числа. При считывании развернутого числа из отказавшей ячейки оно выбрано из исправных разрядов этой ячейки, т. е. выполняется...

Устройство для контроля блоков па-мяти

Загрузка...

Номер патента: 842978

Опубликовано: 30.06.1981

Автор: Кудрявцев

МПК: G11C 29/00

Метки: блоков, па-мяти

...контрольная инфор мация для проверки блока памяти находится на блоке 5 ввода информации. По сигналу Пуск, поступающему через первый элемент ИЛИ 16 на блок 5 ввода информации, производится запись конечного адреса массива в регистр 1 адреса. Второй триггер 11 устанавливается в положение 1 (запись) или 0 (считывание), третий триггер 12 - в положение 1, если осуществляется запись информации из контролируемого блока 25 памяти в блок 5 ввода информации, или 0, если записывается информация из блока 5 ввода информации - в контролируемый блок 25 памяти (в режиме считывания положение третьего триггера 12 безразлично). Первый триггер 1 О устанавливается в исходное состояние 1, при этом ЗО срабатывает первый элемент И 2, и импульсы с генератора...

Запоминающее устройство с исправлениемошибок

Загрузка...

Номер патента: 842979

Опубликовано: 30.06.1981

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлениемошибок

...подобным образом А признаков четности и хранящиеся в А контрольных разрядах каждого слова, позволяют определить при декодировании не только наличие ошибки, но и определить номера отказавших разрядов по тем из А признакам четности, в которых происходит ошибка. Обнаружение ошибки и определение номеров отказавших разрядов производится следующим образом, В первом блоке 4 контроля производится аналогичная выработка А признаков четности из считываемых информационных разрядов, т, е. складываются по модулю два между собой: первые разряды со всех модулей, вторые разряды со всех модулей, , А-ые разряды со всех модулей. Полученные А признаков сравниваются со значением контрольных разрядов и при наличии ошибок они проявляются в тех...

Запоминающее устройство с самоконтро-лем

Загрузка...

Номер патента: 842980

Опубликовано: 30.06.1981

Авторы: Борисов, Брауде-Золотарев

МПК: G11C 29/00, H03M 13/49

Метки: запоминающее, самоконтро-лем

...и накопителя 1, где производится запись в некоторый элемент памяти, позиция которого определяется адресным сигналом, формируемым в блоке 3.2 управления адресом. Момент осуществления записи определяется сигналом, формируемым в блоке 3,1 управления режимом. После завершения записи в накопителе 1 и в детекторе 5 ошибок происходит под действием сигнала управления режимом из блока 3,1 нестирающее считывание формирователем 4 и сравнение символа контрольного считывания с информационным символом в детекторе 5 ошибок.При совпадении этих символов в детекторе 5 ошибок формируется сигнал. ФО и далее предлагаемое устройство работает обычным образом. При несовпадении этих символов в детекторе,5 ошибок формируется сигнал 1, который управляет в...

Полупроводниковый матричный накопитель

Загрузка...

Номер патента: 843787

Опубликовано: 30.06.1981

Автор: Уилбер

МПК: G11C 11/34, G11C 5/02

Метки: матричный, накопитель, полупроводниковый

...и два изоляционных слоя, расположенных между полупроводниковой подложкой Р-проводимости и разрядными шинами, при этом первый слой, выполненный из двуокиси кремния, размещен на поверхности полупро"Пате г. Ужгород, ул. Проектн ил Тираж 64 Государственного елам изобретений сква, 3-35, Раушс Подпкомитета СССРоткрытийая наб., д. 4/5п 11 843788 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Соеетских Социалистических(22) Заявлено 25.12.79 (21) 2858442/30-1 1) М.К В исоединением заявкиГосударственный комитет Приоритет(45) Дата опубликования описания 07.07.81 53) УДК 631.312.69РОКОЗАХВАТНОЕ ПОЧВООБРАБАТЪВАЮЩЕЕ ОРУДИЕ Изобретение относится к области сельскохозяйственного машиностроения, в частности к широкозахватным почвообрабатывающим...

Долговременное запоминающее устройство

Загрузка...

Номер патента: 847371

Опубликовано: 15.07.1981

Авторы: Борщев, Виноградов, Платонов, Филимонов

МПК: G11C 19/00

Метки: долговременное, запоминающее

...1, 2, 3, 4, 6, 7,8 э 9 ь .10 ь 12 э 1 бв 17 19 ф 20 е 2124, 26, 15,. 29, то они могут бытьупакованы в сжатую последовательность (фиг. 2). При хранении чиселв сжатом виде в качестве адресачисла используется. его номер впоследовательности. Нумерация чиселна фиг, 2 показана в скобках и ведется справа налево. Упаковка исходных чисел в сжатую последовательность осуществляется с помощью вычислительной машины по специальной:программе.При занесении в регистр 19 сжатой пОследовательности одновременново второй регистр 21 записываетсячисло, соответствующее нулевому адресу в последовательности (в данномслучае нулевому вдресу соответствуетчисло 11101).Предположим, что на двоичныйсчетчик 1 поступает адрес 01010.Поэтому после первого сдвига содер....

Регистр сдвига

Загрузка...

Номер патента: 847372

Опубликовано: 15.07.1981

Авторы: Вешняков, Кардащук, Соломонов

МПК: G11C 19/00

Метки: регистр, сдвига

...содержит ячейки 1-3 памяти (на чертеже показаны только три ячейки памяти), триггеры 4 и 5, пер. .вый элемент И б, второй и третий элементы И 7 и 8, тактовые шины 9 и 10, выходы 11-13 ячеек памяти 1-3.Регистр сдвига функционирует следующим образом.Ксли в накопителе 14 заполнены, ст 1-ой до 6 -ой позиции, то триггеры 4 ячеек 2 и 3 памяти находятся в состоянии "1", а триггер 4 ячейки 1 памяти - в "0", то все триггеры 5 - также в "0". Управление . по тактовым шинам 9 и 1 О производится неперекрывающимися импульсами Ф,ифЗанесение новых данных осуществляется по импульсу Ф в тактовой шине 10, при этом маркерная "1" продвигается по регистру, а импульс сдвига появляется последовательно на выходе регистра. Когда по очередному импульсу...

Элемент памяти для регистра сдвига

Загрузка...

Номер патента: 847373

Опубликовано: 15.07.1981

Авторы: Бычков, Попов, Рыбальченко

МПК: G11C 19/28

Метки: памяти, регистра, сдвига, элемент

...эмиттеры которых подключены к шине тактовых импульсов, коллекторы р-и-р-транзис-торов соединены с первыми коллекторами п-р-и-транзисторов и с информационными входами элемента памяти, вторые коллекторы и-р-п-транзисторовсоединены с выходами элемента памяти, введен диод, анод которого соединен с базами р-п-р-транзисторов,а катод - с шиной нулевого потенциала.На чертеже представлена электрическая схема элемента памяти,Схема содержит два и-р-и-транзистора 1 и 2, два р-и-р-транзистора 7373 Ф 3 и 4, шину 5 нулевого потенциала,шину 6 тактовых импульсов, информационные входы 7 и 8, выходы 9 и 1 О элемента памяти и диод 11.Элемент памяти функционирует сле" дующим образом,При подаче тактового импульса ТИ на эмиттеры...

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 847374

Опубликовано: 15.07.1981

Автор: Ямный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в выключенном состоянии, приэтом на его прямом выходе - ноль,а на инверсном - единица, тогдаключ б разомкнут, а ключ 4 замкнут.Компаратор 8 также выключен и наего прямом выходе находится ноль,а на инверсном - единица, Черезвремя, определяемое задержкой элемента 13, импульс от компаратора 7,инвертированный элементом 14, замыкает ключ 3 через элемент И 11 иконденсатор 15 начинает заряжаться.Так как коэффициент усиления усилителя 2 больше единицы, то скоростьзаряда конденсатора 15 выше, чемскорость изменения входного сигнала, поэтому через некоторое времянапряжение на выходе 18 превышаетвеличину входного напряжения, чтоприводит к переключению компаратора8, а, следовательно, и к размыканиюключа 3. Когда входной сигнал сновапревышает...

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 847375

Опубликовано: 15.07.1981

Автор: Островский

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...элемент, например, конденсатор 6, выходной усилитель 7, повторитель 8 напряжения, выход 9 устройства, транзистор 10 повторителя 8 напряжения, нагрузочный резистор 11, высоковольтный блок 12 питания, шину 13 нулевоГо потенциала и выход 14 устройства.Устройство работает следующим образом.Входной сигнал, подвергаемый дискретизации и запоминанию мгновенного значения, подается на вход усилитея 1 относительно шины 13. На время выборки формирователь 2 импульсов формирует строб-импульс, открываю847375 формула изобретения 0 20 оставитель А. Воехред А,Ач н Корректор А.Гриценк Редант олини Подписноекомитета СССРи .открытийская наб., д. 4/ аказ 5509/7 Тираж 645 НИИПИ Государственног по делам изобретений 35, Москва, Ж, Рауш)щий ключ 4....

Аналоговое запоминающее устройство

Загрузка...

Номер патента: 847376

Опубликовано: 15.07.1981

Автор: Дубицкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...вХодного усилителя через второй ключ, вход устройства подсоединен к неинвертирукзцему входу входного усилителя через третий ключ, первый вход выходного усилите-. ля соединен с одной из обкладок первого конденсатора, введены четвертый и пятый ключ и второй и третий накопительные элементы, например, конденсаторй, одни из обкладок которых соединены с шинойнулевого потенциала, .а другие обкладки - со вторым и третьим входами выходного усилителя и через четвертый и пятый ключи с выходом входного усилителя.На чертеже изображена функциональная схема предложенного устройства.На первом этапе напряжение наконденсаторе 8 равно(1)где ц- напряжение входного сигнала (напряжение, присут ствующее на входе 19 усилителя 1);.К,( - коэффициент...

Запоминающее устройство с самоконтролем

Загрузка...

Номер патента: 847377

Опубликовано: 15.07.1981

Авторы: Алдабаев, Белов, Дербунович, Диденко, Загарий, Конарев, Литкевич, Ручинский

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...адресную 12 и управляющую 13 шины. Устройство имеет информационные вход 14 и выход 15 и контрольный выход 16. Входы регистра 1 адреса соединены с адресными шинами 12 устройства, одни из выходов - со входами дешифратора 2 и управляющими входами первого коммутатора 4, а другие выходы - с адресными входами накопителя 3. Стробирующие 50 входы накопителя 3 подключены к соответствующим выходам дешифратора 2, а выходы - к информационным входам первого коммутатора 4, выход которого является информационным выходом 15 ы устройства, Первый вход второго коммутатора 9 подключен к выходу первого коммутатора 4 и первому входу элеменФормирователь 10 контрольных сигналов представляет собой схему сверт. ки, например, по модулю 2, и формирует два...

Многоканальное устройство дляуправления буферизацией данных

Загрузка...

Номер патента: 849213

Опубликовано: 23.07.1981

Авторы: Абражевич, Кулаго, Тихович

МПК: G06F 5/00, G06F 9/46, G11C 7/10 ...

Метки: буферизацией, данных, дляуправления, многоканальное

...2 и 3 в регистр 47 (Фиг.2). Параллельно по входу 3 через элемент 16 ИЛИ, по 5 ,заднему фронту синхроимпульса по входу 8, устанавливается триггер 30, указывающий, что регистр 47 полный, и сбрасывается сигнал на С-входе триггера 37 регистра 47.ОДлительность такта выбрана таким образом, что к моменту прихода на вход 8 заднего фронта следующего синхроимпульса (второй такт) принятый байт А данных успевает переза-, писаться (так как на всех. входах разрешающий высокий уровень) по крайней мере в регистры 48 и 49 (т.е. и = 2 и осуществляется сдвиг байта данных на две ступени).Перезапись идет и далее (при усло вии, что буфернаяпамять 1 пуста) насколько позволяет длительность такта, но устройство не фиксирует этот сдвиг.Во втором такте по...

Устройство фиксации микробиаксов дляпрошивки проводом второго координатногонаправления

Загрузка...

Номер патента: 849296

Опубликовано: 23.07.1981

Авторы: Олейник, Смирнов, Яблонский

МПК: G11C 5/12

Метки: второго, дляпрошивки, координатногонаправления, микробиаксов, проводом, фиксации

...электромагнита 7 шарнирно соединена с поворотным якорем 9, который подпружинен возвратной пружиной 1 О. Между концом якоря и другой гранью электромагнита 8 имеется зазор 11. Электромагнит 6 имеет обмотку 12, которая подключается к источнику постоянного тока (36 В). Провода 13 необходимы для прошивки микробиаксов во втором координатном направлении. атированных отверстий микробиаксов, последовательно каждый ряд.Таким образом, предлагаемое устройство фиксации микробиаксов надежно фиксирует микробиаксы в ряды с ориентированными отверстиями для прошивки во втором координатном направлении.По данному техническому предложению на предприятии изготовлен опытный образец устройства, с помощью которого изготовлен накопитель памяти на микробиаксах,...

Устройство для восстановления информациив блоках памяти

Загрузка...

Номер патента: 849297

Опубликовано: 23.07.1981

Автор: Барашенков

МПК: G11C 11/406

Метки: блоках, восстановления, информациив, памяти

...начальное состояние. Во внешнее устройство по шине 8 разрешения обращения выдается сигнал разрешения обращения к внешнему блоку памяти (не указан), в котором производится адресная регенерация информации, а на управляющий вход счетчика 2 40 подается сигнал, переводящий счетчик 2 в режим суммирования сигналов 1. Работа с внешними устройствами определяется сигналом обращения, который может приходить на шину 10 обращения при наличии сигнала разрешения обращения на шине 8, приходя щего одновременно с синхронизирующими импульсами. При наличии сигнала обращения к накопителю 1 на шине обращения 10 через адресный коммутатор 5 на выходные адресные шины 7 пропускается код адреса50 внешнего устройства, поступающего по входным адресным шинам 6, а при...

Формирователь импульсов разрядныхтоков записи

Загрузка...

Номер патента: 849298

Опубликовано: 23.07.1981

Автор: Острась

МПК: G11C 7/00

Метки: записи, импульсов, разрядныхтоков, формирователь

...каждый на двух ферритовых сердечниках с различной коэрцитивной силой, Этим самым обеспечи 20 вается расширение области применения формирователя, вследствие осуществления формирования в одном цикле записи двух разнополярных импульсов тока в зависимости от входной информации. Формула изобретения тов И, другие входы которых соединены содной шиной управления, а выходы элементов И подключены к одним входам соотдополнительные элементы И и ИЛИ - НЕ,причем единичные выходы триггеров подключены к одним входам дополнительных элементов И, другие входы которых подключенык другой шине управления, а выходы всехэлементов И подключены к соответствующим входам элементов ИЛИ - НЕ, выходыкоторых соединены с соответствующими входами разрядного...

Запоминающее устройство

Загрузка...

Номер патента: 849299

Опубликовано: 23.07.1981

Авторы: Голецкий, Завьялов, Каневский, Кузнецов, Танасюк

МПК: G11C 11/00

Метки: запоминающее

...триггера25 режима работы, на 0-вход которогопоступает логический нуль со входа 5(инверсия сигнала "Вызов" ), в резуль"тате этого последний устанавливается в состоние "0". Сигнал с выходаэлементов 30 И-НЕ поступает также наодин из входов элемента 29 И, на второй вход которого с первого тактовоговхода 32 подаются тактовые импульсыс частотой В 1 (около 6 мГц), которыев результате этого поступают с выходаэлемента 29 И на третий вход 35дополнительного формирователя 24. Впоследний поступают сигналы "Обращение" с инверсного выхода первоготриггера 25 режиме работы на первый вход 33 и состояния "Запись-Чтение" на четвертый вход 6 (с шины записьчтение). Кроме того, сигнал "Обращение" поступает на выход 10 блока 1 управления (в виде логической...

Запоминающее устройство

Загрузка...

Номер патента: 849300

Опубликовано: 23.07.1981

Авторы: Коровин, Мамаев

МПК: G11C 11/00

Метки: запоминающее

...третьего ичетвертого накопителей 2. Выходы дешифратора 7 соединены со входамивыборки 6 накопителей 2, а выходы накопителей 2 - со входами элемента ИЛИ 8, выход которого является выхоДвухступенчатый триггер 1 (фиг.2) выполнен в виде блока, содержащего три В 5-триггера 10-12 и элемент НЕ 13, вход которого является счетным входом двухступенчатого триггера 1, а выход соединен с Й-входом первого 10 и 5-входом второго 11 Й 5-триггеров, нулевой выход первого Й 5-триггера 10 является импульсным выходом двухступенчатого триггера и соединен со вторым 5-входом второго 11 иР-входом третьего 12 В 5-триггеров,нулевой выход второго Й 5-триггера 11 соединен с 5-входом первого Й 5-триггера 10, в единичный выход - с 5-входом третьего 12 Й...

Запоминающее устройство

Загрузка...

Номер патента: 849301

Опубликовано: 23.07.1981

Авторы: Беспалов, Бурковский

МПК: G11C 11/00

Метки: запоминающее

...31. Кроме того, сигналзО с выхода первого элемента 27 поступаПервый в" од генеРатоРа 23 сигна- ет на второй дешифратор 20, которыйлов соединен с первым входом второго опрашивает второй накопитель 11 поэлемента И 28, второй вход которого исходному адресу, установленному в реподключрн ко второму выходу первого гистре 19 адреса микрокоманд,триггера 26, а выход - ко второмУ Информация, считанная из второговходу первого счетчика 24. Входы накопителя 11 поступает в формировапервого коммутатора 25 соединены с тель 21 управляющих сигналов, сигналывыходами первого счетчика 24, однис выхода которого устанавливают в ре"из выходов - с одними из входов вто- гистре 19 адреса микрокоманд новыйрого коммутатора 30, выходами блока 40 код, поступивший...

Буферное запоминающее устройство

Загрузка...

Номер патента: 849302

Опубликовано: 23.07.1981

Авторы: Анферов, Николаенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...группы объединены и соединены свыходами 14 блока 3, вторые входыодноименных элементов И объединеныи соединены с вйходами 15 блока 3.Предлагаемое устройство работаетследующим образом,В режиме считывания адрес числа,подлежащего считьванию, определяетсясигналами поступающими с выхода 12из блока 1 местного управления вблок 2, Этот блок направляет по одному из выходов 11 сигнал считывания,который возбуждает элементы И 5 соответствующей группы, и информация свыходов 9 регистров 4 одной из групппоступает на выходы 8 элементов И 5и на выходы устройства.При выполнении режимов записи,перезаписи и сдвига блок 1 местногсуправления направляет в коммутатор7 сигнал по одному из выходов 18,В зависимости от этого сигнала навыходы 16 коммутатора 7...

Постоянное запоминающее устройство

Загрузка...

Номер патента: 849303

Опубликовано: 23.07.1981

Автор: Шилинговский

МПК: G11C 17/00

Метки: запоминающее, постоянное

...при из последовательном обходе в направлении стрелок образуют цикл. Для получения кода ориентированного цикла надо взять старшие разряды чисел, которым соответствуют ребра цикла при последовательном обходе цикла в направлении стрелок. Начинать обход цикла можно с любого ребра, принадлежащего данному циклу. При поступлении и тактового импульса информация сдвигается в регистре 1 сдвига на один разряд по кольцу, а на выходе счетчика 9 заканчивается Формирование сигнала, который поступает на единичный 03 6вход триггера 8 и устанавливает наего единичном выходе разрешающий сиг;нал, который подается на первые управляющие входы всех. элементов И 4,тем самым подключая к выходу устройства.выход другой ячейки 2 памяти,из которой информация...

Постоянное запоминающее устройство скоррекцией информации

Загрузка...

Номер патента: 849304

Опубликовано: 23.07.1981

Авторы: Косов, Мхатришвили, Савельев, Фокин

МПК: G11C 17/00

Метки: запоминающее, информации, постоянное, скоррекцией

...работает следующим образом.Для обнаружения и исправления слов,подлежащих коррекции, используется второй накопитель, разделенный на две области. Кажцому из наборов слов (фиг.2)первого накопителя 1 (фиг, 1) соответствует определенное слово первойобласти второго накопителя 4, при этомномер набора слов первого накопителя1 и номер слова в этой области второгонакопителя 4 является соответственномладшими разрядамн в поле адресов накопителей 1 и 4, Если необходимоисправить некоторое слово в первомнакопителе 1, то по номеру набора,к которому принадлежит это слово,определяется соответствующее словопервой области во втором накопителе 4, в которое записывается номерслова в этом наборе, т.е. старшиек разрядов адреса корректируемогословаков...

Цифровое запоминающее устройство

Загрузка...

Номер патента: 849305

Опубликовано: 23.07.1981

Автор: Азмапарайшвили

МПК: G11C 23/00

Метки: запоминающее, цифровое

...немагнитного материала, которая закреплена с обеихсторон на поперечные планки 8 и 9,45снабжена ячейками 28.Ячейки расположены несколькими рядами, центральная осевая линия которыхнаклонена по горизонтальной плоскостипо отношению продольной оси носителяпод некоторым углом. Ряды удалены другот друга на расстояние И и, где и -количество ячеек в ряду. Плита 27снабжена отверстиями 29 соосно элементам памяти, каядый из которых удаленот центра ячейки поперек носителя нарасстояние 1. кратное Ь 6, В ячейкахрасполагаются стальные шарики 30,количество которых равно количеству адресов ц записываемых слов, а числоячеек равно разрядности щ указанныхслов. Е 1 ад ячейками расположены пластины 31, перекрь 1 вающие ячейки по сег"менту.На пластинах лежит...