G11C — Запоминающие устройства статического типа

Номер патента: 1149319

Опубликовано: 07.04.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...выходы 20 - 33 и другой выход 34 блока.5 восстановления информации, информационные входы 35-37 и выходы 38-40 накопителей 6 - бз контрольной информации, другие управляющие выходы 41 и 42 блока 4 восстановления информации.1149319 3Блок 4 управления (фиг. 2) содержит первый формирователь 43 управляющих сигналов, генератор 44 тактовых импульсов, первый накопитель 45 микрокоманд, регистры 46-50 с первого по пятый, первый 51 и второй 52 дешифраторы, шифратор 53, элементы И-ИЛИ 54 и элементы И 55.Блок 5 восстановления информации (фиг. 3) содержит второй формирователь 56 управляющих сигналов, формирователь 57 тактовых импульсов, второй накопитель 58 10 микрокоманд, третий дешифратор 59, регистры 60 - 65 с шестого по одиннадцатый, счетчик 66 и...

Номер патента: 1150661

Опубликовано: 15.04.1985

Авторы: Липанов, Нифонтов, Розенталь, Статейнов, Чабуркина

МПК: G11C 19/08

Метки: доменах, запоминающее, магнитных, цилиндрических

...подключен к входу первого дешифратора, выход которого подключен к управляющим входам блока формирователей сигналов считывания, второй выход аналого-цифрового преобразователя подключен к входу второго дешифратора, выход которого подключен к управляющим входам блока формирователей сигналов смещения, третий выход аналого-цифрового преобразователя подключен к счетчику, четвертый выход - к управляющему входу источника постоянного тока, выход которого подключен к катушкам индуктивности, выход блока формирователей сигналов смещения подключен к управляющему входу усилителя считывания,выход счетчика подключен к второму входу элемента И.На фиг. 1 представлена функциональная схема устройства; на фиг. 2- семейство характеристик для различных...

Номер патента: 1150662

Опубликовано: 15.04.1985

Авторы: Бочаров, Гудым, Майструк, Шубс

МПК: G11C 21/00

Метки: запоминающее, многоканальное

...выходы ключей соединены50662 4 время ( М + 1) , Далее отсчет поступает вновь на вход задерживающегоэлемента (на фиг, 1 не показан) рециркулятора, Образуется циркуляцияотсчета с периодом (М + 1). Таккак период отсчетов равен Ю , а период циркуляции - ( М + 1)1, в последующей циркуляции вслед за новым отсчетом входного сигнала в рециркулятор 2 записывается предыдущий(фиг. 2 д), В результате, производится запись и сжатие во времени отсче-тов входного сигнала. Этот процесспродолжается до заполнения отсчетами рециркулятора 2. С целью предот. вращения наложения новых отсчетовна ранее записанные после заполнениярециркулятора 2 с второго выходасчетчика 8 на четвертый управляющийвход рециркулятора 2 поступают импульсы (фиг. 2 б), отключающие...

Номер патента: 1151573

Опубликовано: 23.04.1985

Авторы: Брик, Шидловский

МПК: G11C 17/00, G11C 29/00

Метки: запоминающее, постоянное

...входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соот 1573 1ветствующими входами усилителей воспроизведения, выходы усилителей воспроизведения каждой группы - с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствующими выходами соответствующего регистра числа, последний выход 1-го регистра числа (1 = 1,2Ц) соединен а последним входом И-Ц+1-го сумматора по модулю два, последний выход д-го регистра числа (3 = 0+1, Ц 2И) - с последним входом 3-Я-го сумматора по модулю два.На чертеже представлена функциональная схема предложенного постоянного запоминающего устройства.Устройство содержит адресные...

Номер патента: 1152034

Опубликовано: 23.04.1985

Авторы: Едигарян, Минасянц

МПК: G11C 11/406

Метки: динамической, информации, памяти, регенерацией

...адресными выходами устройства, одни входы мультиплексора соединены с одними входами блока сравнения и выходами счетчика адреса регенерации, а другие входы подключены к другим входам блока сравнения и являются адресными входами устройства, введены элемент И и первый элемент И-НЕ, причем первый прямой вход элемента И-НЕ соединен с выходом блока сравнения, второй инверсный вход - с третьим выходом блока синхронизации, а выход подключен к третьему ,входу блока синхронизации и первому входу элемента И, второй вход которого соединен с пятым выходом блока синхронизации, а выход - с входом счетчика адреса регенерации.Кроме того, блок синхронизации содержит счетчик, выход которого соединен с первыми инверсными входами блока анализа...

Номер патента: 1152035

Опубликовано: 23.04.1985

Авторы: Озеров, Финаревский

МПК: G11C 11/14

Метки: доменной, памяти

...5подключен к выходу дешифратора 6,а вход установки счетчика 5 подключенк счетному входу счетчика 10 адресапроцедуры и к входу элемента ИЛИ 11,Второй вход элемента ИЛИ 11 подключенк выходу элемента И 8. Выход элемента ИЛИ 11 подключен к тактовомувходу триггера 12, выход которогосоединен с входом элемента И 8, Выходы счетчика 10 подключены к адреснымвходам БПП 1, а старшие адресныевходы БПП 1 подключены к управляющейшине,Для управления работой микросборокЦМД необходимо подавать на их входын определенной последовательностифункциональные сигналы, сформированные по длительности и фазе включения(сигналы подаются н определеннуюФазу поворота вектора напряженностиэлектромагнитного поля, продвиженияЦМД).Весь процесс управления работойЗУ на ЦМД...

Номер патента: 1152036

Опубликовано: 23.04.1985

Авторы: Жабин, Корнейчук, Ксюнз, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...на сумматоре 10.Если в процессе работы устройства информация на его входах не изменяется до момента формирования на выходах сумматора 10 значения функции и считывания этого значения с выходов устройства, то в блоке 11 памяти могут отсутствовать регистры 6 и 9, а в блоке 12 памяти - регистры 2, 4 и 5.Рассмотрим спосоо программирования накопителей. Пусть необходимо вычислять значения функции У = Х при и =9. Положим % =2. Рассмотрим пример программирования накопителя 3 и накопителя 8 для этого случая. Для программирования накопителя 3 составляется таблица, фрагмент которой показан в табл. 1, В колонке Х таблицы даны значения аргумента, в колонке У - значения функции. В колонке У выделены наборы, соответствующие базам (64, 68, 72, 76,...

Номер патента: 1152037

Опубликовано: 23.04.1985

Автор: Самхарадзе

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...7, Я 6 - установка регистрав состояние Я 6 = 1, 1 - уровень логической единицы.Устройство содержит 6-разрядныйреверсивный регистр сдвига, состоящий из 0-триггеров 1 - 6. Выходытриггеров 1-6 (фиг.1) и состояниярегистра сдвига (граф-схема, фиг.2),соответствующие 1-6 пределам, обозначены через О Д.Я . Например,2 Фсостояние Я регистра сдвига соот 2ветствует тому, что 0-триггер 2 находится в состоянии "1", а все остальные в состоянии "О" и включенвторой предел измерения. 0-входытриггеров 1-6 связаны с выходамисоответствующих им элементов И-ИЛИ7-12, Элементы И-ИЛИ 7-12, первыевходы первой и второй групп входов40И которых связаны с выходами соответствующих триггеров, а вторые входы -с первым или вторым управляющимивходами устройства,...

Номер патента: 1152038

Опубликовано: 23.04.1985

Авторы: Брызгалов, Герцовский, Орехов

МПК: G11C 19/00, H03K 23/50

Метки: счетно-сдвиговое

...с которых они поступят на С -входы первых и вторых своих3-триггеров ТТ 4) и ТТ 5) одновременно в каждом счетном блоке 31. Атак как к записи единичной информации подготовлен только первыйР-триггер ТТ 41 первого счетногоблока 3 , то при первом изменениитактового сигнала из состояния,"Логическая 1" в состояние Логический О ениничная информация запишется только в этот триггер. Связьпрямого выхода первого Р -триггераТТ 4) с Р -входом второго Р-триггераТТ 5 1 обеспечивает в каждом счетном блоке 3) последовательную перепись информации иэ первого во второй Э-триггер, а связь инверсноговыхода второго Р -триггера ТТ 5 )счетного блока 3. с первым входомпервой группы входов И элементаИ-ИЛИ-НЕ 6 и связь выхода элементаИ-ИЛИ-НЕ 61 с Э-входом...

Номер патента: 1152039

Опубликовано: 23.04.1985

Автор: Петренко

МПК: G11C 19/00, H03K 17/76

Метки: регистр, сдвига

...вход которого соединен с выходом элемента ИЛИ данной ячейки памяти, а выход З 5 инвертора каждой нечетной и каждой четной ячеек памяти соединен с третьим входом элемента И последующей нечетной и четной ячеек памяти соответственно. 40 На чертеже изображена электрическая .схема регистра сдвига.Регистр сдвига содержит формиро-ватель 1 тактовых сигналов, на выходе которого форМируются тактовыесигналы Т и Т с некоторой зоной перекрытия высоких уровней, ячейки памяти, в каждую из которых входитодин элемент И 2-6, последовательносоединенный с элементом ИЛИ 7-11,а также инвертор 12-16.Регистр сдвига работает в режимераспределителя уровней,В исходном состоянии на выходах всех элементов И и ИЛИ - низкий ,уровень, на выходах всех инверторов...

Номер патента: 1152040

Опубликовано: 23.04.1985

Авторы: Ильянок, Свирин, Чуясов, Ямный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...вход второго управляемого дифференциального каскадасоединен с первым выходом второгопереключателя тока.4011520Изобретение относится к радиоизмерительной технике и может использоваться в быстродействующих цифровых осциллографах.цель изобретения " расширение функ циональных водможностей устройства путем выпрямления напряжения на выходе устройства.На чертеже приведена функциональная схема устройства.1 ОУстройство содержит первый. 1 и второй 2 управляемые дифференциальные каскады, повторитель 3 напряжения, накопительный элемент на конденсаторе 4, инвертор 5 тока, первый 6 15 и второй 7 переключатели тока, согласующий элемент на транзисторе 8, генератор 9 тока, компаратор 10 и резистивный делитель 11 напряжения.Устройство работает...

Номер патента: 1152041

Опубликовано: 23.04.1985

Авторы: Болинков, Мамро, Палилов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...нулю, можноС). Тогда на выходе пер- эаписатьИ-.) (1Ф А 1( о)Ф " М ))+А 5 ( )ф А ь (1(, ) А М) М=4 -1,) ь 1(ц=( Щя () ( 1( 1 115204Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано для запоминания аналоговых сигналов, в частности в системах, содержащих аналого-цифровые преобразователи.Цель изобретения - повышение быстродействия и точности аналогового запоминающего устройства.На чертеже приведена Функциональ. ная схема устройства.Устройство содержит дифференцирующие элементы 1, интеграторы 2, элементы 3 перемножения и сумматор 4.Аналоговое запоминающее устройство работает следующим образом.В исхосоответстжение нава и на вдерживаетпряжениемноженияние на внапряжени,мент й. пма...

Номер патента: 1152042

Опубликовано: 23.04.1985

Авторы: Дичка, Корнейчук, Рычагов, Садовский, Юрасов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...ИЛИ 36 соединен с входом элемента 38 задержки, выход 29 которого через элемент 39 задержки подключен к вторым входам элементов И 31 и 33. К первому входу элемента И 40 подключен выход триггера 34, к второму - вькод элемента И 31. К первому входу элемента И 4 1 подключен выход триггера 35, к второму . - выход элемента И 31Первый вход элемента И 42 соединен с выходом триггера 35, второй - с выходом элемента И 33, первый вход элемента И 42 в . с выходом триггера 34, второй - с выходом элемента И 33. К входам трехвходового элемента ИПИ 44 подключены выход элемента И 42, выход элемента И 43 и выход 18 элемента ИЛИ 17. К первому входу эле мента ИЛИ 45 подключен выход эле,мента И 4 1, к второму - выход элемента ИЛИ 44.На фиг. 3 приведен один...

Номер патента: 1152043

Опубликовано: 23.04.1985

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: защиты, памяти

...блок элементов И, причем вход накопителя подключен к выходу регистра 55 адреса, вход которого является адресным входом устройства, выходы накопителя соединены с входами регистра числа, первый выход которого подключен к одному входу блока элементов И, выход которого является информационным выходом устройства, второй выход регистра числа соединен с первым входом блока сравнения, один выход которого подключен к другому входу блока элементов И, другой выход блока сравнения является контрольным выходом устройства, введены дополнительный регистр и элемент И, причем третий выход регистра числа подключен к одному входу элемента И, другой вход которого является первым управляющим входом устройства, выход элемента И соединен с первым...

Номер патента: 1152044

Опубликовано: 23.04.1985

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элементов И группы, вторые входы которых соединены соответственно с единичным и нулевым входами третьего триггера, выходы третьего и четвертого элементов И группы подключены соответственно к входам четвертого и третьего элементов задержки, одни из выходов которых соединены с входами третьего элемента ИЛИ, вькол которого подключен к нулевому 3:".Рлу третьеГО триггера, другпй никог и гнер гогоэлемента задержки - к первым входампятого и шестого элементов И группы,вторые входы которых подключены соответственно к единичному и нулевомувыходам четвертого триггера, выходыпятого и шестого элементов И группысоответственно к входам шестого ипятого элементов задержки, одни извыходов которых подключены к входамчетвертого элемента ИЛИ, выход...

Номер патента: 1153357

Опубликовано: 30.04.1985

Авторы: Баранов, Барановский, Поплевин, Проворов, Савостьянов

МПК: G11C 7/00

Метки: блоков, выборки, информации, памяти

...истокам первого и второго транзисторов,1 15335 ВНИИПИ. Тираж 584 аказ 2511/42офисное Изобретение относится к электронной технике и может быть использовано при построении микромощныхинтегральных схем запоминающихустройств на дополняющих .МДПтранзисторах,Цель изобретения - снижениепотребляемой мощности устройства,На чертеже представлена принципиальная электрическая схема уст- Оройства,Устройство содержит первыйвторой 2, третий 3 МДП-транзисторыпервого типа проводимости, четвертый 4 и пятый 5 1 ЩП-транзисторы 5второго типа проводимости, первый 6и второй 7 выходы устройства,разрядные выходы 8 и 9, первый10 и второй 11 входы записи, ад -ресный вход 2 устройства, выход 2013 инвертора, шину 14 питания иобщую шину 15,Устройство выборки...

Номер патента: 1153358

Опубликовано: 30.04.1985

Автор: Бородин

МПК: G11C 11/40

Метки: варианты, его, информации, мноп-транзисторе, перезаписи

...способ перезаписи информации, заключающийся в подачена затвор МНОП-транзистора,импульсов перезаписи с фиксированными параметрами амплитуды и длительности, что обеспечивает время храненияинформации не менее 2000 ч при количестве циклов перезаписи не менее10000 2 .Недостаток известного способа -сильное разрушение МНОП-структурыпри перезаписи информации импульсами номинальной амплитуды и дли. тельности, которые доходят обычнодо 903 от пробивного значения. Это 35снижает надежность хранения информации при большом количестве циклов перезаписи и не позволяетобеспечить надежную запись прибольшом количестве циклов перезаписи,Цель изобретения - повышение надежности перезаписи информации засчет обеспечения требуемого времени хранения при большом...

Номер патента: 1153359

Опубликовано: 30.04.1985

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативного, блок, запоминающего, информации, поиска, устройства

...информациидля ассоциативного запоминающегоустройства, содержащий первый ивторой триггеры, элементы И с перво -го по третий, элемент ИЛИ и элементНЕ, причем первый выход второготриггера подключен к первому входупервого элемента И, выход триггераподключен к первому входу первогоэлемента И,выход элемента НЕ подключен к первому входу второгоэлементе И, первые входы первого ивторого триггеров, второй входвторого элемента И и первый входтретьего элемента И являются соответственно входами блока с первого почетвертый, введены элементы И счетвертого по шестой, причем третийвход второго элемента И и первыйвход четвертого элемента И являются пятым входом блока, выходвторого элемента И подключен квторому входу второго триггера, второй вход...

Номер патента: 1153360

Опубликовано: 30.04.1985

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...если предыдущая сумма считанных слов с учетом контрольных разрядов имелачетное число единиц, т.е; ее свертка по модулю два равнялась нулю,например0 1 001,0 (точкой отделен контрольный разряд), и следующее слово, например 01100010,считывается по четному адресу, то значение контрольного разряда для этого слова должно быть таким, чтобы количество единиц во вновь получаемойсумме с учетом контрольных разрядовбыло нечетным, т.е.11010010,001100010,1 100110 100.в данном случае равно единице.На чертеже показана функциональная схема устройства.Устройство содержит регистр 1адреса, накопитель 2, сумматор 3,блок 4 сравнения, регистр 5 контрольного числа, блок б свертки помодулю два, элементы И 7 и 8 и элемент ИЛИ 9,Устройство работает...

Номер патента: 1156136

Опубликовано: 15.05.1985

Авторы: Бочков, Однолько

МПК: G11C 7/00

Метки: блоки, выборкой, записи, информации, памяти, произвольной

...с неинвертируюшим входом вто 5 10 15 20 25 30 35 40 45 50 рого двухтактного каскада, со стоком второго разряжающего транзистора 18 и с одной обкладкой второго ускоряющего конденсатора 20, вторая обкладка которого соединена с прямым входом данных 3.В качестве узла разрешения записи может служить схема, представляющая собой два последовательно включенных двухтактных каскада, где неинвертирующий вход первого каскада является первым входом узла разрешения записи, инвертируюший вход первого и неинвертирующий вход второго каскада объединены и являются вторым входом узла разрешения записи, выход второго каскада является выходом схе. мы разрешения записи.Устройство работает следующим образом.В исходном состоянии на входе сброса 1 -...

Номер патента: 1156137

Опубликовано: 15.05.1985

Автор: Казаченко

МПК: G11C 11/14

Метки: записи, запоминающий, информации, магнитопленочный, элемент

...которого подклю чен к одному из концов подложки 2, являющейся разрядной шиной, формируют основной импульс тока 1 ро той или иной полярности, в зависимости от значения записываемой информации, который накладывается во времени на задний фронт импульса тока 1 а Под действием магнитных полей, которые созданы импульсом тока 1 а в адресной шине и основным импульсом тока 1 р,о в разрядной шине, вектор намагниченности поворачивается в зависимоти от полярности тока 1 р,о в ту или иную сторону к оси легкого намагничивания, где и происходит хранение записанной информации. После окончания основного импульса тока 1 ро в формирователе 6, выход которого подключен к тому же концу подложки 2, что и выход формирователя 5, формируют дополнительный...

Номер патента: 1156138

Опубликовано: 15.05.1985

Авторы: Гридин, Лукин, Струков

МПК: G11C 11/42

Метки: источник, питания, транспаранта, управляемого

...к первому выходу дешифратора, а выходы управляемых генераторов постоянного тока являются выходами устройства.1156138 Составитель В. Костин Техред И. Верес Корректор О. Тигор Тираж 584 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4Редактор В. КовтунЗа каз 3183/49 Изобретение относится к вычислительной технике и может быть использовано в системах электрооптичской обработки информации. На чертеже показана блок-схема предлагаемого устройства.Устройство содержит генератор 1 тактовой частоты, триггеры 2 - 6, модулятор 7, управляемый генератор 8 синусоидальных колебаний, дешифратор 9, управляемые генераторы 10,...

Номер патента: 1156140

Опубликовано: 15.05.1985

Авторы: Веревкин, Гуляева, Лачугин

МПК: G11C 19/00

Метки: буферное, запоминающее

...на выходе 29 устройства появляется нулевой сигнал, что соответствует запросу чтения. Таким образом, в исходном состоянии разрешена только запись данных в накопитель 1.При подаче управляющего сигнала записи на вход 24 устройства он поступает в накопитель 1 на один из входов всех клапанов записи б, данные с информационных входов 26 устройства также подаются в накопитель 1 на другие входы всех клапанов записи б.Так как содержимое счетчика 11 адреса записи равно нулю, то сигнал с нулевого выхода дешифратора 9 откроет клапаны записи б нулевой ячейки памяти и будет произведена запись слова данных в регистр 7 этой ячейки.Задержанный управляющий сигнал записи с выхода элемента задержки 13 увеличивает содержимое счетчика 11 на. единицу, т,е,...

Номер патента: 1156142

Опубликовано: 15.05.1985

Авторы: Болдицкий, Карпов, Паламарчук, Чепалов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...диапазон запоминаемых сигналов; К в требуем показатель увеличения быстродействия, К= Х+ 1 (Х - число опорных напряжений).Предложенное устройство работает следующим образом.В момент поступления импульса запоминания на шину 5 управления (фиг. 2 б), определяющего момент запоминания уровня входного сигнала, замыкается ключ 3 и разрешается переключение выходных сигналов блока 9 управления. Напряжение входного сигнала на фиг. 2 а сравнивается по амплитуде с опорными напряжениями с помощью компараторов 6, 7 и 8, вследствие чего в каждый момент времени на входах блока 9 управления присутствует комбинация сигналов, определяемая амплитудой входного сигнала.Каждой комбинации сигналов на входе блока 9 управления соответствует выходная...

Номер патента: 1156143

Опубликовано: 15.05.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, многократных, обнаружением, ошибок

...И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами фор 35 40 45 50 55 5 10...

Номер патента: 1156145

Опубликовано: 15.05.1985

Авторы: Бородин, Сычев

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...управляющих сигналов, другие входы которого соединены с одними извыходов блока управления, другие выходыкоторого подключены к входам третьей группы формирователя тестовых сигналов и входам четвертой группы блока сравнения, входы пятой группы которого соединены с выходами второй группы формирователя управляющих сигналов, управляющий вход и одни из управляющих выходов которого подключены соответственно к первому управляющему выходу блока сравнения и к управляющим входам накопителя, выходы которого соединены с одними из входов второго и третьего коммутаторов, входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управляющие входы которого соединены с выходами третьей...

Номер патента: 1156146

Опубликовано: 15.05.1985

Авторы: Бородин, Кадурина, Сычев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...ИЛИ-НЕ и с выходом дешифратора и седьмым входом блока управления, восьмой вход которого подключен к выходу второго элемента И и второму управляющему входу накопителя данных, информационные входы и выходы которого соединены соответственно с выходами первого коммутатора, с одними из входов второго коммутатора, другими входами второго блока сравнения и входами третьего регистра, выходы которого подключены к другим входам второго коммутатора, причем друие ВхОды первого ком птора соединены соответственно с одничи из выходов второго коммутатора и с другими выходами фоГ)мировдтея числовых ",1 пд,ов, другие входы которого подключены к другим выходам второго коммутатора. седьмой выход блока управления соединен с управляющим входом второго...

Номер патента: 1157572

Опубликовано: 23.05.1985

Автор: Сидоров

МПК: G11C 19/00

Метки: регистр, сдвига

...информационных сигналов регистра сдвига 1.Недостатком известного регистра сдвига является низкая информативная емкость, обусловленная тем, что п-разрядный регистр сдвига содержит и устойчивых сосТО 51 НИЙ. Цель изобретения - повышение информативной емкости регистра сдвига. Поставленная цель достигается тем, что в регистре сдвига входы пятого элемента И - НЕ первого разряда соединены с выходами третьего и шестого элементов И - НЕ последнего разряда, а входы шестого элемента И - НЕ первого разряда соединены с выходами четвертого и пятого элементов И - НЕ последнего разряда.На чертеже представлена функциональная схема предлагаемого регистра сдвига.Регистр сдвига содержит элементы И - НЕ 1 - 18 и шиЬу 19 тактовых импульсов.Устройство...

Номер патента: 1157573

Опубликовано: 23.05.1985

Автор: Плеханов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...коэффициента передачи токового инвертора, связанной с изменением питающего напряжения, а значит и к соответствующему смещению статической характеристики передачи устройства и к его большой погрешности.Целью изобретения является повышение точности устройства.40 дит уменьшение тока канала транзистора повторителя 3. При этом падают базовые 45 50 5 10 15 20 25 30 35 Поставленная цель достигается тем, что в аналоговое запоминающее устройство введен истоковый повторитель, первый вход которого соединен с первым входом токового инвертора, второй вход истокового повторителя соединен с выходом токового инвертора, а выход - с третьим входом токового инвертора.На чертеже, изображена функциональная схема предлагаемого устройства.Устройство...

Номер патента: 1157574

Опубликовано: 23.05.1985

Авторы: Варлыгин, Лапшин, Меер, Нестеров, Саганенко, Соха, Тийкмаа, Яковлев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...запоминающего устройства.На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - пример выполнения первого и второго дифференциальных усилителей,Аналоговое запоминающее устройство содержит дифференциальные усилители 1 и 2, ключи 3 и 4, конденсаторы 5 и 6, резистивные делители 7 - 9 напряжения, инвертирующий повторитель 10 напряжения. Дифференциальные усилители 1 и 2 содержат транзисторы 11 - 24, источники 25 - 28 тока, резисторы 29 - 31.В режиме выборки на вход резистивного делителя 7 напряжения поступает входное напряжение устройства, на вход резистивного делителя 8 напряжения - напряжение, равное по величине входному, но обратной полярности. При зам кнуты х ключ ах 3 и 4 дифференциальный усилитель 1, охваченный обратными...