G11C — Запоминающие устройства статического типа

Номер патента: 970480

Опубликовано: 30.10.1982

Авторы: Алдабаев, Белов, Дербунович, Диденко, Загарий, Конарев, Ручинский

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...входу на схему 13 сравненияпри этом поступает сигнал разрешениясравнения из блока 15.На выходе схемы 13 сравнения формируется результат контроля неисправного кристалла накопителя 5 в видевектора ошибки.При несовпадении кодов слов напервом и втором входах схемы 13 сравнения вектор ошибки поступает навход шифратора 16, который формирует код.ошибки для данной ячейки и за"писывает его в функицональную частьассоциативного накопителя 17. Приэтом в аргументную часть накопителя17 записывается код адреса неисправной ячейки с вчходов регистра 1.Назначение и работу шифратора 16рассмотрим на следующем примере. Допустим, блок 11 корректирует однуошибку в слове из и разрядов накопителя 5. Ставится задача увеличитьмощность корректирующего кода в...

Номер патента: 970481

Опубликовано: 30.10.1982

Автор: Бурдиян

МПК: G11C 29/00

Метки: блоков, памяти

...01 с нулевого выхода триггера 7 постуйает на второй вход элемента И 2, при этом происходит останов. Счетчик 3 указывает адрес сбоя. Контрольный разряд, те. разряд, дополняющий до четности инФормацию в блоке 5, поступает на один из входов блока 9, на другой вход которого с выхода блока 8 поступает контрольный разряд адреса, и на выходе блока 9 формируется комби нированный контрольный разряд. Счет чик 10,подсчитывает число единиц комбинированного контрольного разря" да по всему массиву информации блока 5 памяти, Это число сравнивается схемой 11 сравнения с эталоном, установленным на блоке 12.Эталон для каждого блока 5 памяти определяется на этапе записи информации в него и представляет собой ф константу, которую и устанавливают вручную в...

Номер патента: 972588

Опубликовано: 07.11.1982

Авторы: Агапов, Богданова, Гузеев, Дегтярев, Дмитриев, Поликанов

МПК: G11C 7/00

Метки: блок, записью, информации, памяти

...поступающие на второй четвертый, седьмой и девятый элементы И 12,14,17 и 19. В зависимости от состояния управляющего триггера 10 открывается второй элемент И 12 и информация через перный элемент ИЛИ 21 поступает на соответствующий выход устройстна, или девятый элемент И 19 и инфор" мация через четвертый элемент ИЛИ 24 поступает на соответствующий выход устройства. Адрес для записи информации поступает с выхода первого счетчика 2 на второй вход четвертого элемента И 14 и через второй элемент ИЛИ 22 на соответствующий выход устройства или через седьмой элемент И 17, третий элемент ИЛИ 23 на соответствующий выход устройства. После записи информационного слова содержимое первого счетчика 2 увеличивается на единицу.При поступлении...

Номер патента: 972589

Опубликовано: 07.11.1982

Авторы: Бикташев, Варлинский, Волкогонов, Степанов

МПК: G11C 11/00

Метки: запоминающее, логическое

...25 заносится в регистр 22, Посигналу на входе 47 через элементыИ 18 производится запись содержимого Й разрядов регистра 22 и(п-(И+1 младших разрядов регистра 21 в ячейку памяти Впо адресу,установленному на счетчйке 7,Образование полинома ошибки.Информация, над которой производится указанная операция, расположена 65 во втором сегменте, а результат операции помещается в третий сегмент накопителя 2. В исходном состоянии насчетчиках 5 и б установлены адресаячеек В и С второго и третьего сег 1ментов соответственно. В регистре21 находится операнд Х, считанныйпо адресу В, установленному на счетчике 5, а в регистре 22 находится Йстарших разрядов операнда У, считанного по адресу Всчетчика 5, увеличенного на едийицу. По сигналу навходе 48...

Номер патента: 972590

Опубликовано: 07.11.1982

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее

...поступит на выходы 26 устройстваЕсли в считываемом слове ошибок больше, чем их допусткчое, но обнаруживаемое кодом число, тогда на выходах 20 код не равен нулю и на выходе 22 блока 21 появится единичный сигнал, который запишется в триггер 11 и разрешит повторную запись в накопитель 1 инвертированного кодового слова из регистра 10. При повторном считывании инверсного слова блок 16 вычислит значение кода Я на выходах 20. Если при этом ЯО и на выходе 22 блока 21 будет вновь единичный сигнал, то это означает, что произошла некорректируемая ошибка. Если же ЯФО и на выходе 22 блока 21 будет нулевой сигнал, то считываемое инверсное слово корректируется сигналами с выходов 19 блока 16, При этом на выходе 25 сумматора 18.4 появится...

Номер патента: 972591

Опубликовано: 07.11.1982

Авторы: Жабицкий, Котляр, Тарасенко, Токовенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...записью. Переписанная со счетчика двоично-десятичная информация воспроизводится на выходе 15 адресного регистра 1, причем изменение кода по разрядам производится синхронно с сигналами опорных меток времени.Очевидно, что выходной двоичнодесятичный код на шинах 15 однозначно соответствует входному число- импульсному коду, причем форма соответствия определяется структурой и последовательностью состоянийсчетчика 10 (на фиг.2 Ь,1,Е,е, иЗа,Ь,с,й показан код 1-2-4-8). В данном устройстве предполагается одинаковая структура счетчика 10 и генератора 7 опорного двоично-десятич ного кода (код 1-2"4-8). Сигналыопорных меток времени (фиг.2), сбрасывающие в ноль счетчик 10, формируются синхронно с нулевой кодовойкомбинацией опорного кода...

Номер патента: 972592

Опубликовано: 07.11.1982

Автор: Кутовой

МПК: G11C 11/40

Метки: памяти, ячейка

...2 и 4, инвертора 4, ключи 5 и 6. Первый ключ каждой пары выполнен на двух транзисторах 7, Ц и 7, 8, а второй - на транзисторе 9,9,третий и четвертый ключи55 фполнейы на транзисторах 10 и .11. Триггер 1 ячейки памяти выполнен на транзисторах 12-15, инвертор 4 выполнен на транзисторах 16 и 17, транзисторы 7, 10, 7, 1112 13 60 16 - с р-каналом, транзисторы 8 9., 8, 9, 14, 15, 17 - с и-каналом.Запоминающая ячейка работает следующим образом. 65 Если на входах 18 и 19 транзисторов 16 и 17 напряжение логической единицы положительной полярностиа на входе 20 напряжение логического нуля, то открываются транзисторы 8 и 10 и напряжениемлогического нуля с инвертора 4 открывается транзистор 71, транзисторы 9 и 11 закрыты. Благодаря выполнению в...

Номер патента: 972593

Опубликовано: 07.11.1982

Автор: Соломатин

МПК: G11C 15/00

Метки: запоминающее

...вторую группу сумматоров по модулю два, выходы которых подключены к первым входам умножителей группы, второй и третий сумматоры по модулю два, входы которых соединены соответственно с вторыми входами второго умножителя и с выходами умножителей группы, причем выходы второго и третьего сумматоров по модулю два подключены соответственно к второму входу первого умножителя и к входу многоуровневого элемента памяти, входы каждого сумматора по модулю два второй группы и нторой вход кажУстройство работает следующим образом. 45При записи на все регистры 1 -1 подаются адресные коды (или кодйпризнаки). На выходах декорреляторов 2 л -2 д формируются псевдослучайные ключевые функции, Информационные коды подаются на регистры 5 л - 5. Ин. формационные...

Номер патента: 972594

Опубликовано: 07.11.1982

Автор: Кокушков

МПК: G11C 17/00

Метки: запоминающее

...от номеронабирателя о контролируемом номере борта код по входам 15 от номеронабирателя не показан, поступает на входы элементов ИЛИ 14, а с выхода их - на входы дешифратора 2, В это же время по шине записи 11 на вход элемента ИЛИ 4 и дешифратора 2 поступает управляющий сигнал "Запись". В результате на входе последних формируется сигнал, стробирующий работу регистра 1 и дешифраторов 2 и 3. Сформированный при этом на выходе дешифратора 3 адрес ячейки памяти через элементы ИЛИ 7 поступает на адресные шины накопителя 5, а на инфрмационные входы накопителя 5 в это время поступает с выхода дешифратора 2 информация о номере борта самолета. В результате информация о номере борта. самолета от нсмеронаби рателя записывается в накопитель...

Номер патента: 972595

Опубликовано: 07.11.1982

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...- с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходамиустройства.25На чертеже представлена блок-схемапредлагаемого программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит модулипамяти 1, адресные входы которых972595 Формула изобретенйя Составитель Г.БородинТехред Т.Маточка Корректор М.Демч Гуньк едак каз 8526/45 Тираж 622ВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,одписно Л "Патент", г. Ужгород, ул. Проектна илиал соединены с адресными входами 2, яв-.ляющимися входами устройства, и совходами дешифратора 3, выходы которого соединены со входами выборкисоответствующего модуля...

Номер патента: 972596

Опубликовано: 07.11.1982

Авторы: Кожемяко, Красиленко, Тимченко

МПК: G11C 19/30

Метки: регистр, сдвига, электронно-оптический

...состояние, а элемент 2 - в нулевое, В первой группе элементов после двух тактов будет зафиксирована кодовая последовательность 11000 , а во нторой группе - 00111, . В третьем такте сдвига на входе 12 будет логический "0",поэтому излучатель 7 перестает излучать, а начинает излучать излучатель 8, так как последний подключен к вы" ходу иннертора 11, на выходе которого появится логическая "1". Вследствие этого оптический сигнал с выхода излучателя 8 установит элемент 11 в нулевое состояние, а элемент 2 А - в единичное. Сигнал с выхода 5 элемента 11 не изменит состояние элементов 1 2 и 2. Сигнал 5 элемента 1в третьем такте установит н единичное состояние элемент 13 и в нулевое состояние - элемент 2, Будут зафиксированы следующие кодовые...

Номер патента: 972597

Опубликовано: 07.11.1982

Авторы: Кобозева, Усков

МПК: G11C 19/00

Метки: буферное, запоминающее

...по заднему Фронту импульса. 65 После того как в регистр 1 будет записана информация, на выходе элемента 9 поянитс,. уровень "1" ( свидетельствующий о "ненулевом" состоянии регистра), а на выходе элемента 12- уровень "0" , В результате элемент 4 будет заблокирован уровнем "0", а элемент 6 разблокиронан уровнем "1" с выхода элемента 9. Для записи следующего информационного кода будет открыт только регистр 2. После записи информации в регистре 2 уровнем "1" с выхода элемента 10 будет разблокирован элемент б, а уровнем "0" с выхода элемента 13 заблокирован элемент 5. В результате для записи откроется регистр 3,.Таким образом, запись информации начинается с регистра 1, а затем последовательно заполняются регистры ,2 и 3, При этом в...

Номер патента: 972598

Опубликовано: 07.11.1982

Автор: Беспалов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...8, в результате чего повышается разрешающая способность средстввстроенной диагностики и, следовательно, надежность устройства.Технико-экономическое преимущаст"во предложенного устройства заключа"ется в его более высокой надежностипо сравнению с известным. формула изобретения выходы которого являются информаци"онными выходами; устройства и подключены к входам второго блока сверткипо модулю два, выход которого соединен с первым входом второй схемысравнения, контрольные выходы ре" 5гистра числа подключены соответственно к втоРым входам схем сравнения,выходы которых являются контрольнымивыходами устройства, Введены триггер,элементы ИЛИ, элемент задержки и эле мент И, причем входы первого элемен"та ИЛИ соединены с выходами накопителя,...

Номер патента: 972599

Опубликовано: 07.11.1982

Авторы: Балахонов, Востров, Огнев, Розанов

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, ячеек

...- повходу 19 (фиг.1) . Кроме того, попереднему Фронту одного из этих импульсов с помощью элемента ИЛИ 9и Формирователя 10 формируется одиночный импульс. Одиночный импульсс выхода Формирователя (фиг.1) подается на установочный вход блока 7и устанавливает в нуль все триггеры1-6 (фиг.1).По коду адреса подаваемому совходов 20 (фиг.1) на входы накопителей .7 и одиночному импульсу с выхода формирователя 10, при наличииединичного разрешающего сигнала наодном из входов 54 (фиг.1) осуществляется считывание из накопителей 7информации об исправности накопителей 11-16, из которых составляетсяслово и к которым производится обращение.972599 Состояние единичных выходов на триггере(фиг,З) подается со входов 20 полный адрес либо часть адреса слова,...

Номер патента: 972600

Опубликовано: 07.11.1982

Авторы: Городний, Давиденко, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устанавливается в нулевое состояние.Следовательно, состояние триггера 20в 1 и триггера 21 в 0 означает, что существуют отказы в одноименных разрядах одноименных ячеекнакопителей. Если же считанные словане равны друг другу, то оба триггера20 и 21 устанавливаются в нулевоесостояние, что соответствует отказам в разноименных разрядах накопителей 5 .и 6.Сигнал на выходе сумматора 22есть только в случае, когда триггер20 в 1 и триггер 21 в 0.Такое состояние триггеров 20 и 21указывает,что исходное слово необходимо заново записать через коммутатор 23 в накопитель 5, а накопитель6 оставить без изменений. Состояниятриггеров 20 и 21 записываются вдополнительные разряды ячейки накопителей 5 и 6. На этом запись информации заканчивается,При...

Номер патента: 972601

Опубликовано: 07.11.1982

Авторы: Андреева, Пескова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...модулю дна принятойинформации.При обновлении информации на накопителях 1 - 1 1 обновляется информация и на накопителях 3-33, причемдля накопителей 31 - 32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулютри, а для накопителя 33 - обновление информации идет в соответствиис описанием известного устройства.В описанном устройстве восстановление информации при отказе основныхнакопителей 1-1 производится следую 1 ищим образом.В случае работоспособности основных накопителей 1 1-1считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей3 - 3 . В случае отказа одного из на 1 3копителей 1 - 1, информация которогоиспользована при формировании разряда четности,...

Номер патента: 972602

Опубликовано: 07.11.1982

Авторы: Вайзман, Гущенсков, Ковалев

МПК: G11C 29/00

Метки: блоков, памяти

...соответственно щ = 2 к илиищ = 4 к.С помощью - таких устройствможно контролировать и-разрядныйблок памяти.)"разрядное устройство для контроля блоков памяти при контроле щразрядной памяти может находиться водной из следующих позиций: первой,щвторойра - ой,Устройство для контроля блоков памяти может работать в режиме генерации синдромов и в режиме генерации контрольных разрядов, являющихся результатом суммирования по модулю два специальных групп информационных разрядов слова данных.Для получения, синдромов каждыйвыбранный из блоков памяти контрольный разряд, подаваемый по соответствующему входу 16 устройства, сравнивается путем сложения по модулю двас соответствующим контрольным разрядом, сформированным для выбранныхиз блока памяти...

Номер патента: 974410

Опубликовано: 15.11.1982

Авторы: Поваляев, Хуринов

МПК: G11C 29/00, G11C 7/24

Метки: блоков, воспроизведения, записи, информации, коррекцией, оперативной, ошибки, памяти

...различным путем. Обору дование генератора, задействованное для генерации битов 50, 51, 52, 53, 54, 5, 56, 57 при прямой подаче информации и кода Хэмминга на вход генератора, генерирует соответственно биты 54, 55, 56 57, 50, 51 52, 53.при подаче той же информации и кода Хэмминга с кольцевым сдвигом.Результаты обеих генераций должны совпадать, если соответствуюшее оборудование функционирует правильно.Сравнение результата генераций осуществляется в блоке сравнения синдромов 13. Скорректированная информация, записанная в регистр 19, поступает иа первый вход контрольной схемы сравнения 16. На третий вход через селектор 15 поступает скорректированный побайтный паритет сообщения. На второй вход через второй элемент И 10 из регистра 1...

Номер патента: 974411

Опубликовано: 15.11.1982

Авторы: Вешняков, Дробязко, Жабин, Кениг, Корнейчук, Тарасенко, Ткаченко

МПК: G11C 19/00

Метки: буферное, запоминающее

...навыходе первого элемента 5.задержки и,следовательно, на выходе первого элемента И 61 появляется единичный разрешающий сигнал, по которому слово"1" сдвига, а маркерная "1" из первоготриггера.4 переписывается во второйтриггер 4, первый триггер 4 приэтом сбрасывается.в "О". Далее разрешающий сигнал появляется на выходевторого элемента И 6 и слово переписывается из первого регистра 1 сдвига во35второй, а маркерная "1" поступаетво второй триггер 4 и т,д, Продвижениемаркерной "1" вправо по триггерам 4,а следовательно и информации по регист40рам "1", продолжается до тех пор, покавновь поступившая информация (маркерная "1) не расположится вплотную кранее записанной информации, что обеспечивается элементами И 6 и элементами5 задержки.Во время...

Номер патента: 974412

Опубликовано: 15.11.1982

Авторы: Голтвянский, Ерин, Костюк, Юхименко

МПК: G11C 11/40

Метки: матричный, накопитель

...В, во второе состояние, характеризующееся встроенным каналом элеменга с напряжением отсечки около - 6 В.Затем производят избирательное программирование элементов путем возвратастрого определенных из них в первое(исходное) состояние, Для этого на конкретную затворную шину выбранного заполшнаюшего МНОП-элемента подают положительное напряжение стирания (1525 Б) относительно стока или истокастолбцовой цепочки транзисторов, в которой находится данный элемент, Одновременно подают напряжение порядка +5 Вна все остальные строчные шины, а такге выбранную столбцовую затворную шину. В результате такой системы подачинапряжений в исходное (первое)состояние переходит только выбранный запоминаюшийэлемент, на подзатворном диэлектрикекоторого...

Номер патента: 974413

Опубликовано: 15.11.1982

Авторы: Петров, Степанов, Федоров

МПК: G11C 15/00

Метки: запоминающее, логическое

...преобразователь 6 кодов, первую группу элемептов И 7, триггеры 8, образующие первый регистр 9, программируемуюлогическую матрицу 10, вторую группуэлементов И 11 логический блок 12,элеме 1 п И 13, триггер 14, второй регистр 15. Выход-го разряда регист 3 4ра 151 "1(и-)е где и е М -целые числа подключен к входу 1 -го элемента И 7, выход 1-го разряда регистра 15 рп-М+1 й(о-%у), где у- целое число 3 подключен к входу о-го элемен- таИ 11,Программируемая логическая матрица (фиг. 2) содержит элементы НЕ 16, элементы И 17, и элементы ИЛИ 18.Сущность формирования кодового многочленв циклического кода заключаегся в умножении информационной последовательностиРХ)= х + РХ+Рр на Х" т и деление результата умножения на образующий поляком (х 1....

Номер патента: 974414

Опубликовано: 15.11.1982

Авторы: Беспалов, Будовский, Мироненко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...схемы формирователя контрольных признаков, блока управления и перестраиваемого преобразователя кодов соответственно,Запоминающее устройство с автономным контролем (фиг. 1) содержит блок 1 задания режимов, коммутатор 2, регистр 3 приоритетов, формирователь 4 контрольных признаков. Управляющие входы коммутатора 2 и регистра 3 являются управляющими входами 5 и 6 устройства, Устройство также содержит блок 7 управления, усилители 8 считывания, адресный 9 и числовой 10 блоки, элемент И 11. Усилители 8 имеют выходы 12, являющиеся информационными выходами устройства, Устройство содержит также первый 13 и второй 14 накопители. Блоки 9 и 10 подключены к адресному 15 и информационному 16 входам устройства, Устройство включает...

Номер патента: 976476

Опубликовано: 23.11.1982

Авторы: Евтихиев, Литвинов, Смолин, Таубкин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...информационный код, который, однако, обладает тем свойством, что имеет постоянную интенсивность (отношение числа возбужденных и невозбужденных элементов входного регистра всегда равно единице), В матрице 4 возбуждаются выходы тех модифицированных элементов памяти, для которых число активированных входов превосходит некоторый конструктивно заданный порог записи и воспроизведения. Сигналы с выходов матри976476 5цы 4 суммируются на каждом разрядевыходного регистра 5, связанного стеми же элементами памяти матрицы 4,что и соответствующий разряд входного регистра 3. Если число активированных входов данного разряда выходного регистра 5 превышает некоторыйконструктивно заданный порог, навыходе этого разряда возбуждаетсядвоичная единица.1...

Номер патента: 976477

Опубликовано: 23.11.1982

Авторы: Даниличев, Евтихиев, Литвинов, Фролов

МПК: G11C 15/00

Метки: ассоциативное, ассоциативный, запоминающее, информации, накопитель, него

...следующим образом, Как только в каком-либо такте двоичная "1" выходит из и-го разряда сдвигающего регистра 3 на 5 вход 15 формирователя 7, с его выхода 17 происходит засылка двоичной "1", в первый разряд сдвигающего регистра3,8 тактах кратным ь(п) й = О, 1 М, где М - общее количество установоч 20 ных кодов) на сдвигающем регистре 3 происходит установка последующего установочного кода. Последующий установочный код получается из. предыду" щего путем сдвига в нем одной из 25двоичных "1", например второй, установочный код имеет вид 1 110100, третий - 11100100 и т.д, Далее будет происходить сдвиг второй двоичной "1", третьей и т.д. Следует от- ЗО метить, что все установочные коды имеют длину и и всегда содержат ровно щ двоичных "1"....

Номер патента: 976478

Опубликовано: 23.11.1982

Автор: Лавров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...на вторые входысхемы 2,При этом разрешение на записьчисел в накопитель 1 формируется посигналам на шине "Запрос" 14, поступающим с рассчитанным на определенное количество сбоев максимально допустимым периодом следования.При уменьшении количества сбоевили их отсутствии период следованияэтих сигналов может уменьшаться доминимально допустимой величины, задаваемой быстродействием накопителя 1.Устройство работает следующим образом,При подаче сигнала на шину "Запрос" 14 запускается формирователь11, Формирующий сигнал записи с еговыхода по переднему фронту входногосигнала, сбрасывается счетчик 13 изапускается формирователь 6, длительность импульса которого определяет число возможных циклов записии контроля (при условии постоянногопоявления...

Номер патента: 978192

Опубликовано: 30.11.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...схемысравнения, число которых определяется числом сочетаний из к по два).Блок 9 содержит также элемент ИЛИ 26.Устройство работает следующим образом,На входы 224-22 к и 23 -23 каналовподаются адреса слов, подлежащих произвольной или одновременнсй обработке (считываник и/или записи), максимальное число которых при одновременной обработке равно к-числу входныхили выходных каналов устройства. Будем условно считать, что входы 22 -22 к соответствуют координате Х, а входь 1 23-23 - координате У устройства.Кроме того, будем иметь в виду следующие три свойства распределителей121-12: во-первых, при совпадении кодов адресов, поступающих на входы221 -22 и 231-23 каналов, совпадаюткоды на выходах соответствующих распределителей 12 -12,...

Номер патента: 978193

Опубликовано: 30.11.1982

Авторы: Легоньков, Никитин, Савостьянов

МПК: G11C 11/00

Метки: запоминающее, оперативное, энергонезависимое

...микросхемах памяти, адополнительный блок 2 памяти - наэлектрически перепрограммируемых полупостоянных запоминающих элементахна основе МНОП-структур,Устройство работает следуЕащим образом,Б случае снижения напряжения питания до определенной Величины блок 3управления запрещает обращение к устройству, переключает блоки 1 и 2 памяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. Послеэтого блок 3 посылает импульсы тактовна вход 15 счетчика 7 и разрешаетработу блока 9, Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующиерегистры 11. При этом выбор нужногорегистра 11 осуществляется блоком 9,а синхронизация записи - блоком 3.При появлении импульса...

Номер патента: 978194

Опубликовано: 30.11.1982

Авторы: Плотников, Сагитов, Селезнев

МПК: G11C 11/34, G11C 11/40

Метки: запоминающем, информации, мноп-структуре, устройстве, хранения

...с периодом следования(10 -10) с.Указанные импульсы на состояние сзвахватом электронов (чему соответстВует положительный знак напряженияплоских зон) и инверсное состояниеполупроводника действуют следующимобразом, Поскольку их амплитуда боль-(Оше максимального напряжения плоскихзон, результирующее поле полупроводника, складывающееся из поля накоп-ленного заряда и внешнего поля, вызывает аккумуляцию основных носителей 15заряда (электронов). Т.е. в течениедействия импульса приповерхиостнаяобласть полупроводника находится вобогащенном режиме. Плительность импульса достаточна для рекомбинацииэлектронов и образовавшихся до начала импульса дырок, после окончанияимпульса. полупроводник находится всостоянии обеднения, Если период следования...

Номер патента: 978195

Опубликовано: 30.11.1982

Авторы: Журавин, Мариненко, Семенов, Трошкин

МПК: G11C 11/40

Метки: запоминающий, элемент

...выводами второго делителя б напряжения,выход которого соединен с коллектором1 первогЬ п-р-п-транзистора. 1 О,Целители 5 и б напряжения могутбыть выполнены на резисторах 7-10.Устройство работает следующим образом,В установившемся состоянии на шине Ш имеется низкий потенциал И(близкий к нулю), а на разрядные шины Шри Шр э, подано более высокоенапряжение ИИ.В этом состояйии устройство представляет собой статический триггер.На коллекторе одного из транзисторов,например, транзистора 2 потенциалблизок к напряжению источника питания,так как транзистор 4 открыт, а на 25коллекторе транзистора 1 имеетсяблизкое к нулю напряжение, так какв базу транзистора 1 втекает ток через резистор 8 и открытый транзистор4; в свою очередь, базовый ток...

Номер патента: 978196

Опубликовано: 30.11.1982

Автор: Фет

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...они должны обеспечивать последовательное поразрядное обращение, а именно: при поступлении очередногоуправляющего импульса на управляющийвход накопителя 2 с ныхода каждойзапоминающей ячейки считываетсяочередной разряд содержимого даннойячейки, Аналогично при поступленииуправляющего импульса на управляюуций вход регистра 3 опроса с выхода этого регистра считывается очередной разряд его содержимого.При поступлении на входы блока 1управления команды поиска ближайуу 1 его по Хэммингу блок 1 управления нырабатывает следующую последовательность операций (фиг.3).В первой микрокоманде выдаетсясигнал на выходе 9 блока 1, которыйосуществляет установку н О всехразрядов регистра 6. Затем в рядепоследовательных микрокоманд вь 1 дается серия из...