Модульное запоминающее устройство с коррекцией ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 С 29 ОБРЕТЕНИЕЛЬСТВУ СА 1 й 1 СССР1984.ССР1984.УСТРОЙрек(57) Изобретение относится к вычислительной технике и может быть использовано для повышения надежности ОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИ(54) МОДУЛЬНОЕ ЗАПОМИНАЮШЕЕСТВО С КОРРЕКЦИЕЙ ОШИБОК хранения информации. Целью изобретения является повышение надежностиустройства. Устройство содержит накопитель на многоразрядных микросхемах памяти, блоки кодирования идекодирования, дешифратор, группуэлементов И, блок коррекции, блокобнаружения двойных модульных ошибоккоммутатор, элементы ИЛИ и элементИСКЛЮЧАЮЩЕЕ ИЛИ. В устройстве кортируются все одиночные и обнаруживаются все двойные модульные ошибкинакопителя с четырех, восьми-и шестнадцатиразрядными микросхемами памяти, 3 ил.1 1 ЗИз ОбетР 1 иР Относитс Я к Вычисл 11 тРльной техникР и может быть использовано для повышения надежности сранения информации.Цель изобретения - повышение надежности устройства.На фиг. представлена функциональная схема модульного запоминающегоустройства с коррекцией ошибок, нафиг.2 - контрольная матрица корректирующего кода для варианта запоминающего устройства с четырехразряд-ными блоками памяти; на фиг.З - тоже, с восьмиразрядными и шестнадцатиразрядными блоками памяти,Устройство содержит накопитель1, состоящий из многоразрядных блоков 2 памяти, информационные входы3 устройства, первую группу формирователей 4 четности, группы формирователей 5-8 четности с третьей пошестую, контрольные входы 9-13 накопителя с первого по пятый, информационные выходы 14 накопителя 1,контрольные выходы 15-19 накопителяс первого по пятый, вторую группуформирователей 20 четности, группыфсрмирователей 21-24 четности с седьмой по десятую, блоки 25-29 сравнения с первого по пятый, регистр 30числа, элементы 31-44 ИЛИ с первогопо четырнадцатый, межоритарный эле,мент 45 ДВА из ЧЕТЫРЕХ, первый 46 ивторой 47 элементы ИСКПОЧАЮЩЕЕ ИЛИмультиплексор 48, дешифратор 49, коммутатор 50, группы сумматоров 51-54по модулю два с первой по четвертую,элемент 55 НЕ, информационные выходыустройства 56, первый 57 и второй 58контрольные выходы устройства, элементы 59-64 И с первого по шестой.Формирователи 4-8 четности объединены в блок кодирования, формирователи 20-24 четности и блоки 25-29сравнения объединены в блок декодирования, а элементы 18-46, 51-55,59-64 объединены в блок обнаружениядвойных модульных ошибок. Порядок соединения информационных входов устройства 3 с входами групг формирователей 4-8 четности и информационных выходов 14 накопителя 1 с входами групп формирователей 20-24 четности полностью определяется контрольной матрицей, структура которсй для варианта запсминающего устройства с четырехразряпными блоками памяти показан:, нн )111 г.2 а для вар)1 вн 20848 5 О 5 20 25 30 40 45 50 55 топ устройства с носьмиразрядн 11 ми ишестнадцатиразрядными блоками памяти- на фиг.З. На Фиг,2 обозначено11 - Т 8 - информационные разряды,К, - К контрольные разряды, СС - .сигналы четности с выходов фор 14мирователей 20-24. Па фиг.За показанобщий вид контрольной матрицы корректирующего кода, на которой обозначены 1 - единичная подматрица соответствующей разрядности; М, - И, группыинформационных разрядов; К, - К -группы контрольных разрядов. Количество разрядов в каждой группе И;и К; (е. = 1, 22; 1 = 1,6),а 4 ькже размерность единичной подмат)рицы 1 определяются количествомразрядов применяемых блоков памяти.На фиг.Зб, в показаны структура единичйой подматрицы 1 контрольной матрицы кода для вариантов запоминающего устройства с восьми - и шестнадцатиразрядными блоками памяти.Запоминающее устройство с самоконтролем работает следующим образом,В режиме записи на входы накопителя 1 и Формирователей 4-8 поступают коды чисел, подлежащие записив очередном цикле записи. Сформированные в формирователях 4-8 пятьгрупп контрольных кодов поступаютпо входам 9-13 и записываются в контрольные разряды накопителя 1. Присчитывании с выходов 14 накопителя1 информацИоцные 1 азряд 11 поступаютв регистр 30 числа и на входы формирователей 20-24, На их выходахвырабатываются контрольные коды,поступающие на первые входы блоков25-29 сравнения, на их вторые входыпоступают соответствующие группы контрольных разрядов с вь 1 ходов 15-19накопителя 1, В блоках 25-29 происходит поразрядное сравнение соответствующих групп контрольных кодов. Свыходов блоков 25-29 коды сравненияили несравнения поступают на другиеблоки устройства. При этом если навыходах блоков 25-29 нулевые сигналы,то ошибок нет и с первого и второгоконтрольных выходов устройства выдаются нулевые сигналы, что свидетепьствует Об отсутствии Ошибок всчитанном слове. При возникновении Одиночной модульной с)шибки, с разрядностью От ОДНОИ ДО РЯЗРЯДНОСТИ Г)дс)ка НЯМЯТИФормула 50 55 на выходах блоков 25-29 формируются единичные сигналы несравнения. Сигналы с выходов блоков 25-29 объединяются на соответствующих элементах ИЛИ 31-35. С выходов элементов ИЛИ 31-34 объединенные сигналы поступают на входы дешифратора 49. С помощью дешифратора 49 производится определение номера группы разрядов, в которых произошла ошибка. Структура ошибки внутри группы разрядов определяется по сигналам несравнения на выходах пятого блоха 29 сравнения. Эти сигналы поступают на входы мультиплексора 48, который по сигналам с выхода дешифратора 49 производит подключение отказавших разрядов к соответствующим разрядам регистра 30 числа, где производится их коррекция При этом на первый контрольный выход устройства 57 подается с выхода элемента 47 ИС"ЛЮЧАЮЩЕЕ ИЛИ сигнал одиночной модульной ошибки.При возникновении двойных модульных ошибок с любой разрядностью и в любых сочетаниях в информационных и контрольных разрядах устройством производится их обнаружение и формируется сигнал некорректируемой двойной модульной ошибки. При этом можетбыть несколько типов двойных модульных ошибок. Например, возникшая ошибка вызвала появление сигналов несравНения на одном или нескольких выходах первой и. второй. группы выходов блока 29 сравнения. В этом случае на выходе второго элемента 47 ИСКЛЮЧАЮЩЕЕ ИЛИ формируется нулевой потенциал, который поступает на вход элемента 55 НЕ. С выхода элемента 55 НЕ единичный потенциал поступает на второй вход элемента 59 И, на первый вход которого подается единичный сигнал с выхода элемента 38 ИЛИ, так как на его входе имеется единичный сигнал с выхода элемента 35 ИЛИ. С выхода элемента 59 И единичный сигнал через элемент 39 ИЛИ поступает на второй контрольный выход 58 устройства, что свидетельствует о возникновении двойной модульной ошибки. Аналогично работает устройство при возникновении ошибок, не вызывающих появление сигналов несравнения на выходах блока 29, отличие состоит в том, что единичный сигнал на входы элемента 38 ИЛИ поступает с выхода элемента 46 ИСКЛЮЧАЮЩЕЕ ИЛИ или мажорятарного элемек 1 а 45 ДВА из ЧЕТ 1.1 РЕХ,При возникновении двойных Модульных ошибок может быть такая ситуация,когда их конфигурация в блоках различна. Например, в одном блоке возникли 3 ошибки, а в другом одна или в одном блоке 4 ошибки, а в другом две, Такие ошибки обнаруживаются сравнекием числа сигналов на выходах блока 29 с числом сигналов несравненияна выходах каждого из блоков 25-28.Эта операция осуществляется с помощью групп сумматоров 51-54 по модулю два. Коммутатор в зависимости оттого на какой группе выходов блока29 имеются единичные сигналы подключает зту группу выходов к первым входам групп сумматсрэв 51-54, в кото рых производится поразрядное сложение по модулю два сигналов не"равнения с выходов блока 29 с сигналами несравнения с выходов каждого изблоков 25-28. При различном числесигналов несравнения, а таковое будет всегда для указанного типа ошибок, на выходах групп сложения 51-54по модулю два формируются единичные сигнахп 1, которые через элементы 40-43 30 ИЛИ поступаю " ча входы элементов60-63 И. С помощью элементов 60-63 И производится выделение соответствующих результатов сложения по модулю два сигналов с выхода блока 29 с сигналами несравнения тех блоков25-28, на выходах которых имеетсяхотя бы один единичный сигнал, Выделенный сигнал (или сигналы) поступает через элемент 44 ИЛИ на второйвход элемента 64 И, на первый входкоторого поступает единичный сигнал с выхода элемента 47 ИСКЛЮЧАЮЩЕЕ ИЛИ. С выхода элемента 64 И единичный сигнал через элемент 39 ИЛИ выдается на второй контрольный выход 58 устройства, что свидетельствует о возникновении двойной модульной ошибки. и з о б р е т е н и я Модульное запоминающее устройство с коррекцией ошибок, содержащее накопитель, информационные входы которого соединеныс входами блока кодирования и являются информационнымивходами устройства, входы контрольных разрядов накопителя подключены к выходам блока кодирования, а инфор 1320848мационные выходы и выходы контрольных разрядов соединены соответственно с входами первой и второй групп блока декодирования, выходы первой группы которого подключены к входам первого элемента ИЛИ, выход которого соединен с первым входом дешифратора,информационные выходы накопителя подключены к входам первой группы блока коррекции, входы второй группы которого соединены свыходами элементов И группы, а выходы являютсяинформационными выходами устройства, коммутатор, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в устройство введены блок сбнаружения двойных модульных ошибок, второй, третий, четвертый, пятый, шестой и седьмой элементы ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИГИ, причем первьй, второй, третий, четвертый и пятый входы блока обнаружения двойных модульных ошибок соединены с выходамн25 одноименных элементов ИЛИ, входы первой группы блока обнаружения двойных модульных ошибок подключены к выходам коммутатора, входы второй, третьей, четвертой и пятой групп блока обнаружения двойных модульныхошибок соединены с выходами первой,второй, третьей и четвертой группблока декодирования, шестой входблока обнаружения двойных модульныхошибок подключен к выходу элементаИСКЛЮЧАЮЩЕЕ ИЛИ, а выход и пятыйвход блока обнаружения двойных модульных ошибок являются соответственно выходами двойной и одиночной модульной ошибки устройства, входывторого, третьего и четвертого элементов ИЛИ соединены с выходами одноименных групп блока декодирования,а выходы второго, третьего и четвертого элементов ИЛИ подключены к одноименным входам дешифратора, выходыкоторого соединены с первыми входамиэлементов И группы, выходы пятой ишестой групп блока декодирования подключены соответственно к входам шестого и седьмого элементов ИЛИ, информационным входам первой и второйгрупп коммутатора, вторым входам элементов И группы и входам пятого элемента ИЛИ, выходы шестого и седьмогоэлементов ИЛИ соединены с входамиэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с управлявшими входами коммутатора.1320848 Сб ао г аа бг ба 5 бг Ъ 4 бг бг б в Ъ "аЪЪЪба 7 бА у дгб ЪгЪЪгл СгхЪггагб 4 г.гб эга элс)иб "бйгбггагб гбзгб АЬаа./7 гЯ 4/ 4 бага ба,абг 3 б Рб Р а а гб О бтббфЪгг аа 77 г 9 бгбгг . х 7 б лгг га,г бб ба га 37 Ъб 167 Ь 30 В 1 Ъ Ватага а 4 д "б га б/7 б(4%б бI ггг ИРбрМФ Н М 3 Мг Р 1 Ц 31 а ЪИИ 3 ЦРРР 17 И 3 Ц) ЦЦИрдЯ Ггф ставитель О.Иса Н. Киш еред В к 1,Демчик линец Р Коррект Заказ 2 Подписитета СССР тк ыти Р кая наб., д.4 гг 5 изводственно-полиграфическое предприятие, г.Ужгород, гл.Проектн 28 М 67 В ф54ВНИИПИ Госпо делам113035,Мо Тираж 589. дарственногозобретений и ква Ж, Р с сс Сг б . сга су ссюгб Сцб сл Ю гсс д 4 л Агб глс