Формирователь напряжения смещения подложки для интегральных схем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК4 б 1 С 11 40 ОПИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВУ К АВТОРСКОМУ Земцовский. 66 Р984. НИЯ ТЕГласти овано изоб- пособения став- мирок об польз Цель ной с смещ По форГОСУДАРСТВЕКНЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ФОРМИРОВАТЕЛЬ НАП СМЕЩЕНИЯ ПОДЛОЖКИ Д РАЛЬНЫХ СХЕМ(57) Изобретение относится электроники и может быть и в БИС на МДП-транзисторах. ретення - повышение нагрузоч ности формирователя напряжени подложки для интегральных сх ленная цель достигается тем, что 801322374 А 1 ватель напряжения смещения подложки для интегральных схем, содержащий первый, второй, третий и четвертый пороговые транзисторы, конденсатор подзаряда и смещения, первую и вторую информационные шины входа, информационный выход, введены управляющий транзистор, второй конденсатор подзаряда, третий информационный вход и управляющий выход. Повышение нагрузочной способности обеспечивается за счет повышения напряжения перезаряда конденсатора смещения на величину порогового напряжения первого порогового транзистора, что, в свою очередь, обусловлено повышением напряжения на затворе первого порогового транзистора до величины, превы. шающей пороговое напряжение первого порогового транзистора при заряде емкости смещения. 2 ил.5 10 15 20 25 30 35 40 Фор.чули изобретения 45 50 Изобретение относится к электронике и может быть использовано в БИС на МДП- транзисторах.Цель изобретения -- повышение нагрузочной способности формирователя напряжения смещения полложки.На фиг. 1 представлена принципиальная схема формирователя напряжения смещения подложки; на фиг. 2 временная диаграмма его работы.Формирователь напряжения смещения подложки содержит с первого по четвертый пороговые транзисторы 1- - 4, управляющий транзистор 5, конденсатор 6 смещения, первый 7 и второй 8 конденсаторы подзаряда, первый 9, второй 1 О и третий 11 информационные входы, управляющий вход 12, информационный вход 13 и обц 1 ую шину 14,Формирователь напряжения смещения подложки для интегральных схем работает следующим образом.В исходном состоянии на первой информационной шине 9 входа присутствует высокий потенциал, на второй информационной шине 10 входа - низкий потенциал, на третьей информационной шине 11 входа - высокий потенциал, а на управляющей 12 шине низкий потенциал.Напряжение на затворе первого порогового транзистора 1 болыпе, чем пороговое напряжение К, (транзисгор открыт). Напряжение на истоке второго порогового транзистора 2 равно напряжению общей шины 14 (уровень нуля).Таким образом, конленсатор 6 смегцения заряжен до Г, Глл, гле Г:наибольшее значение напряжения входного сигнала; Гллнапряжение питания интегральной схемы.В исходном состоянии напряжение на затворе второго 2 порогового транзистора поддерживается на уровне Гвв Г за счет четвертого 4 порогового транзистора, чго соответствует закрытому состоянию второго 2 порогового транзистора, гле Гвв на. пряжение подложки; Г - пороговое напряжение транзистора.Затем на управлякпцую шину 12 подается высокий потенциал, напряжение на затворе первого порогового транзистора 1 уменьшается ло нуля, транзистор 1 закрывается.Затем на информационные шины 9 и 11 входа полают низкий потенциал, и на информационную шину 1 О входа - высокий потенциал.По причине емкостной связи напряжение на истоке второго порогового транзистора 2 становится отрицательным, при этом напряжение на затворе второго порогового транзистора 2 становится больше, чем Гвв+Г транзистор 2 открывается и происходит выравнивание напряжений истока второго порогового транзистора 2 и информационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, равное Г, +Г, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 - напряжение, равное ГавТаким образом, конденсатор 6 смещения заряжен до напряжения Г-н=Гэв(Заряд в подложке равен Я = ( К.1 кон ) С= (Гв 1 Гвв ) С, где С - величина емкости конденсатора 6 смешения.Через некоторое время на информационную шину 10 входа подают низкий потенциал. Напряжение на затворе второго порогового транзистора 2 становится меньше, чем вв - . Г (за счет емкостной связи) и второй пороговый транзистор 2 переходит в закрытое состояние. В это время подают высокий потенциал на информационную шину 9 входа и низкий потенциал на управляющую вину 12, напряжение на затворе и стоке первого порогового транзистора 1 поднимается. Затем подается высокий потенциал на информационную шину 1 входа. Напряжение на затворе первого порогового транзистора 1 за счет емкостной связи через второй конденсатор 8 подзаряда становится больше, чем Г, (пороговое напряжение первого транзистора 1), и происходит выравнивание потенциалов обгцей шины 14 и стока первого порогового транзистора 1 (транзистор 1 открыт). Конденсатор 6 смещения заряжается до уровня Гнз. Затем весь цикл повторяется. Через несколько таких тактов емкость нагрузки на информационном выхоле 13 формирователя заряжается до некоторого постоянного отрицательного потенциала, определяемого токами утечки, параметрами элементов фопмирователя напряжения смещения подложки и частотой сигналов на информационных вхолах 9 1 и управляющем вхоле 12. Формирователь напряжения смещения подложки лля интегральных схем, содержащий первый, второй, третий и четвертый пороговые транзисторы, конденсатор подзаряда и конденсатор смещения, причем исток первого порогового транзистора подключен к шине нулевого потенциала формирователя, а сток соединен с истоком второго порогового транзистора и одной из обкладок конленсатора смещения, вторая обкладка которого является информационным входом формирователя, сток второго порогового транзистора является информационным выходом формирователя, а затвор гостинец с олной обкладкой конденсатораподзаряда, другая обкладка которого является вторым информационным входом формирователя, отличающийся тем, что, с целью расширения области применения за счет повышения нагрузочной способности формирователя, в него введены второй конденсатор подзаряда и управляющий транзистор, исток которого соединен с одной из обкладок второго конденсатора подзаряда и затвором первого порогового транзистора, вторая обкладка второго конденсатора подзаряда является третьим информационным входом формирователя, сток управляющего транзистора соединен с одной из обкладок конденсатора смещения и стоком первого порогового транзистора, одна обкладка первого конденсатора подзаряда соединена с затвором второго порогового транзистора, стоком и затвором третьего порогового и истоком четвертого порогового транзисторов, а сток и затвор четвертого и сток третьего пороговых транзисторов соединены со стоком второго порогового транзистора, затвор управляющего транзистора является управляющим входом формирователя.(;оеганитедь.( Гршова Ре.сактор с. Пекарь Текред И Верее Корректор Л Беекил 1 акат 8 с ИО Тираж 589 Псгяннсное В 11 ИИЛИ Гоедарлвенного комитета С:С:С;1 ио ведая и обретений и открытий 11335, Москва, Ж 85, Раушекая наб д, 1/5 Г 11 ннпнодегн нв но.тиграфинеекос предприятие, г. Ужгород, 1 л Проектная, 4