G11C 11/4093 — устройства связи (интерфейсные устройства) для ввода-вывода (E/S, I/O) данных, например буферные устройства

Номер патента: 1176382

Опубликовано: 30.08.1985

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 11/4093, G11C 19/00, G11C 7/00 ...

Метки: буферное, запоминающее

...обмена, а именно: при блоке обменаф кравном 2 единиц информации (где К = =1и, и- разрядность счетчиков 4-6), коммутатор 9 устанавливается в 40 положение, при котором к Р -входу триггера 12 подключается выход К-разряда счетчика 5 адреса чтения, акоммутатор 10 при этом устанавливается в положение, при котором на входы 45 элемента ИЛИ 11 подключаются выходы К, К + 1, , и -разрядов реверсивного счетчика 6. При выполнении операции записи на информационные входы 2 устройства подается информация, подлежащая записи, в сопровождении импульса записи на первом входе управления 7 устройства, Сигнал на первом входе управления 7 устройства, воздействуя на первые входы элементов И-ИЛИ 18 и вход управления накопителя 19, обесР печивает подключение к...

Номер патента: 1293759

Опубликовано: 28.02.1987

Авторы: Молчанов, Ставцев

МПК: G11C 11/4093, G11C 19/00, G11C 8/00 ...

Метки: буферное, запоминающее

...входами выбора соответствующих микросхем памяти. Второй счет чик 3 адреса и дешифратор 4 могут быть20 реализованы в виде одной микросхемы К 176 ИЕ 8.Буферное запоминающее устройство работает следующим образом.Режим работы устройства (запись или 25 считывание) определяется сигналом на входе 10 записи. Устройство начинает работать после подачи сигнала на вход 9 начальной установки, которым счетчики 2 и 3 адреса устанавливаются в исходное состояние. Тактовыми сигналами на входе 8 изменяется состояние счетчика 2 адреса, однако обращения к накопителю не производятся, поскольку ни один из выходов дешифратора 4, подключенных к входам элементов И-НЕ, не возбужден. Обращения к накопителю начинаются после появления сигнала на (К+ 1)-ом...

Номер патента: 1319077

Опубликовано: 23.06.1987

Авторы: Дрозд, Карпенко, Лебедь, Малярчук, Минченко, Шабадаш

МПК: G11C 11/4093, G11C 7/00

Метки: запоминающее

...счетчик 3 в исходное нулевое состояние. На вход блока 1 синхронизации поступают тактовые импульсы. Блок 1 вырабатывает сигналы, поступающие соответственно на тактовые входы регистров 2 и 3, тактовые входы счетчика 3 и регистра 7, вход режима (запись/чтение) блоков 6 памяти, Эти сигналы получены из входного сигнала блока 1 синхронизации, например, путем задержки на логических элементах. Временные диаграммы указанных сигналов, (фиг. 2) позволяют детально проследить работу устройства, для случая т =2.Входная последовательность чисел (фиг. 2) поступает на информационные входы входного регистра 2 и принимается в регистр по тактовому сигналу. При этом с выхода входного регистра считывается последовательность а в а в а в а в а в...

Номер патента: 1510009

Опубликовано: 23.09.1989

Авторы: Гаврилов, Товба

МПК: G11C 11/4093, G11C 8/06

Метки: адресов, буферной, памяти, формирования

...согласования задержки входной и выходной информации, принимаемой и передаваемой из буферной памяти,В циклах приема сумматор 8 состояниесчетчика 6 уменьшает на 1, в циклахпередачи увеличивает на 1.На Фиг.2 привецена временная диаграмма работы устройства. Каждыйканальный интервал делится на четыре цикла обращения к блоку 1 памяти - чтение, запись, чтение, запись(первые дна обращения при приеме,вторые при передаче).В таблице приведен пример операции арифметика-логических блоков приразличных состояниях,входов 14 и 15,на которые поступают разряды принимаемых и передаваемых данных, определяющих код информации, Формирование текущих адресов осуществляет блок, который в циклахприема выполняет операцию С-В, гдеС - состояние выхода 18 счетчика...