G11C — Запоминающие устройства статического типа
Запоминающее устройство с обнаружением ошибок
Номер патента: 955197
Опубликовано: 30.08.1982
МПК: G11C 11/00
Метки: запоминающее, обнаружением, ошибок
...состОянии регистры 2-4, а также реверсивный счетчик 13 обнулены, В режиме записи код адреса и 60 код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ б, на входы регистра 2 и производится запись слова в соответствующую ячейку нако пителя 1, Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5 на сумматор 8, которые вырабатывают бйты четности адреса и записываемого слова, Биты четности объединяются сумматором 9 в результирующий бит. С управляющего входа 14 на вход элемента НЕ 11 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 11 при этом будет единичный уровень. В случае единичного значения результирующего бита...
Запоминающее устройство
Номер патента: 955198
Опубликовано: 30.08.1982
Автор: Муравьев
МПК: G11C 11/06
Метки: запоминающее
...9 и так 25 через все запоминающие элементы 10всех слов накопителя.Устройство работает следующим образом.При считывании от адресных форми роэателей 1 в выбранную числовую шищ2, например в верхнюю, поступает,полный числовой ток считывания, способный переключить. расположенные на ней запоминающие элементы 10. Одновременно, от формирователей 3 числового тока ,запрета в шины числового запрета, 5 например 4 и б, проходящие через запоминающие элементы 10 невыбранных слов, поступают токи запрета по амплитуде, меньше тока трогания запоминающих элементов 10, а по направлениювстречные числовому току считывания. В результате совместного воздействия тока считывания и токов запрета запо" минающие элементы 10 первого и третье го слов оказываются под...
Способ формирования решетки цилиндрических магнитных доменов
Номер патента: 955199
Опубликовано: 30.08.1982
Авторы: Барьяхтар, Кузин, Манянин, Редченко, Ходосов
МПК: G11C 11/14
Метки: доменов, магнитных, решетки, формирования, цилиндрических
...то полярность импульсов должна бать такой, чтобы импульсное магнитное поле Нц, создаваемое проводником 1 в области 2, было антипараллельно гюлю смещения Н. Амплитуда импульсов тока должна быть достаточной для создания на расстоянии а от проводника импульсного магнитного поля.ННоюгде Н- поле эародышеобразования. Затем поле смещения снижается до величиныН ННгде Н- поле коллапса ЦИД в даннойпленке.55 При этом в области 2 образуется регулярная решетка ЦМД, плотность ко" постоянным магнитным полем смещения, равным полю насыщения доменосодержащей пленки, и импульсным градиентным магнитным полем, антипараллельным постоянному магнитному полю смещения, причем амплитуда импульсов градиент ного магнитного поля в заданных участках доменосодержащей...
Переключатель цилиндрических магнитных доменов
Номер патента: 955200
Опубликовано: 30.08.1982
МПК: G11C 11/14
Метки: доменов, магнитных, переключатель, цилиндрических
...Б,. В, Г, взаимодействие которых с ЦМД обеспечивает движение последних,Переменная Х представлена наличием или отсутствием ЦМД во входном З 5 канале продвижения ЦМД 4, а переменная у - наличием или отсутствием токавшине 7 управления. ЦМД, поданный на вход .устройства, в соотВетствии с вращением вектора поля Й 9 пос ледовательно проходит по позициям А, Б, В и поступает в позицию Г, магнитосвяэанную с шиной 7 управлекия.При наличии сигнала У, запрещающего переход ЩЧД в позицию А второго основ:45 ного выходного канала б, ЩЩ переходит в позицию Б первого основного выходного к анала 5, и далее по позициям В, ГА поступает на выход устройства, на котором реализуется Функция ХУ. В отсутствие сигнала У 1 ЩЦ поступивший в позицию Г входного канала...
Устройство для считывания сигналов из ферроакустических блоков памяти
Номер патента: 955201
Опубликовано: 30.08.1982
Авторы: Есиков, Хмелевский
МПК: G11C 11/14
Метки: блоков, памяти, сигналов, считывания, ферроакустических
...усилителей, входы которых подключенык выходам соответствующих блоков 15 вычитания.На чертеже показана схема устройства для считывания сигналов изферроакустических блоков памяти.Устройство содержит управляемыеусилители 1 и 2, детектор 3, аттенюатор 4 и блоки 5 и б вычитания, Выходы усилителей соединены с выходными шинами, входы блоков вычитания -с входными шинами.Устройство работает следующим образом.Последовательность импульсов напряжения с основного носителя ферроакустического блока памяти посту пает на вход блока 5, а последова- в955201 Формула изобретения Составитель В. КостинРедактор Н. Гришанова Техред Т.Фанта КорректорЕ, Рошко Заказ б 60 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий...
Накопитель для полупроводникового запоминающего устройства
Номер патента: 955202
Опубликовано: 30.08.1982
Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Орликовский, Черняк
МПК: G11C 11/40
Метки: запоминающего, накопитель, полупроводникового, устройства
...для полупроводникового запоминающего устройства.Поставленная цель достигаетсявведениемшунтирующих элементов, выполненных на диодах, аноды которых 5подключены к соответствующим разрядным шинам, а катодыявляются дополнительным управляющим входом наКопителя.На чертеже представлена блок-схема 0накопителя для полупроводникового запоминающего устройства.Накопитель содержит массив элемен.тов 1 памяти, соединенных адресными2 и разрядными 3 шинами, генераторы4 тока, управляющие элементы 5, вы. -полненные на транзисторах, шунтирующие элементы 6, выполненные на диодах,Схема работает следующим образом,В режиме хранения ток, задаваемыйгенераторами тока 4, равномерно распределяется между инжекторами всехэлементов памяти. В режиме считываниявыбор...
Устройство для считывания информации из ассоциативной памяти
Номер патента: 955203
Опубликовано: 30.08.1982
Авторы: Бикмухаметов, Тахаутдинова, Трусфус
МПК: G11C 15/00, G11C 7/00
Метки: ассоциативной, информации, памяти, считывания
...в многозначный ответ.Устройство для считывания информации из ассоциативной памяти (фиг. 1)45содержит запоминающие МДП-транзисторы 1,1-1,8, три группы входных МДПтранзисторов 2-13, три группы выходных МДП-транзисторов 14-25, дополнительные переключающие МДП-транэисторы 26 и 27, переключающие МДП-транзисторы 28.1-28,8, образующие блок29 выработки овета, словарные шины30, адресные шины 31-33, используемые при опросе, адресные шины 34-36,используемые для формирования адресовсчитанных слов. Блок 29 имеет выход37, являющийся выходом устройства,У"тройство (фиг, 1) работает следующим образом. ОВ начале работы на транзисторы 1.1-1.8 подают сигналы из соответствующих ячеек памяти (не показаны), удовлетворяющих заданному критерию...
Ассоциативное запоминающее устройство
Номер патента: 955204
Опубликовано: 30.08.1982
Авторы: Бикмухаметов, Тахаутдинова, Трусфус
МПК: G11C 15/00
Метки: ассоциативное, запоминающее
...У. В регистры 2 и 3 записываются,соответственно нижние границы отрезков х ,и и длины отрезков К,(1 = 1-п) . Нройзводится установка в нулевые состояния триггеров 19 и 20 (фиг, 2) блоков 4 подачей сигнала на входы 28 и триггеров 43 и 44 (Фиг. 3) блоков 5 подачей сигнала на входы 45 блоков 5.В процессе поиска по принадлежности входного признака к заданным э устройстве отрезкам информация из регистров 1-3, которые являются, например, сдвигающими, поступает на входы 8 и 9 блоков 4 и входы 10-12 блоков 5 поразрядно, начиная со стар ших Разрядов. В каждом из блоков 4 триггеры 19 и 20 сохраняют нулевые состояния, если сигналы на входах 8 и 9 одинаковы, переходят э состояния соответственно 1 и О, если сигналы на входах 8 и 9 равны соответственно...
Устройство для электрического программирования блоков постоянной памяти
Номер патента: 955205
Опубликовано: 30.08.1982
МПК: G11C 17/00
Метки: блоков, памяти, постоянной, программирования, электрического
...для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию...
Устройство для управления регенерацией памяти
Номер патента: 955206
Опубликовано: 30.08.1982
МПК: G11C 21/00
Метки: памяти, регенерацией
...одновре 1 менно сигнал одного из выходов дешиф ратора 2 записывает "0" в элемент 3 памяти, соответствующей выбранной строке ОЗУ адрес строки определяется младшими разрядами адреса обращения),По окончании временного интервала 60не превышающего допустимое время хранения, блок 8 управления анализирует состояние выхода элемента ИЛИ 4, Нуль на выходе элемента ИЛИ 4 означает, что все вспомогательные элементы 65 3 памяти обнулены, т,е, к всем строкамОЗУ на интервале Т обращался подьзователь, следоватедьно, ни одна изстрок в регенерации не нуждается иблок 8 управления цикла регенерациине организует, Единица на выходе элемента ИЛИ 4 означает, что имеютсястроки, нуждающиеся в регенерации,поскольку пользователь к ним не обраЩался, в этом случае...
Запоминающее устройство с исправлением ошибок
Номер патента: 955207
Опубликовано: 30.08.1982
Авторы: Бруевич, Воробьев, Вушкарник, Оношко
МПК: G11C 29/00
Метки: запоминающее, исправлением, ошибок
...(также из блока 1)по управляющим шинам 44-51 - признакномера адресного массива, причем,так как данный накопитель являетсяпервым, а адрес обращения относится,например к третьему адресному мас -сиву, то разрешающий запись сигналпридет только по шинам 49-51 (таблица 1). Если адрес обращения относится к второму адресному массиву,то разрешающий сигнал придет го шинам 45-48, а если к первому, то пошине 44. Таким образом, соответствующие элементы И-НЕ 42 откроются инеобходимая подгруппа разрядов запишется в выбранный ряд БИС ОЗУ 52,(Управляющие и адресные шины БИСОЗУ с соответствующими вентилями непоказаны). Из сказанного становитсяясной коммутация управляющих шин44"51, а именно, шина 44 накопителя4 объединяется с шинами 45-48 накопителя...
Устройство для контроля оперативной памяти
Номер патента: 955208
Опубликовано: 30.08.1982
Авторы: Анисимов, Криворотов, Летнев, Шакарьянц
МПК: G11C 29/00
Метки: оперативной, памяти
...третьего подциклакуда и будет записан код "1". Такимобразом, блок 15 оперативной памяти,:заполненный в первом подцикле всеминулями, заполняется в следующих подциклах единицами, т.е. проходит процесс "набегания" единиц, характерныйдля теста "Дождь". Когда пройдет Аподциклов, коды на нходе полусумматора 11 будут инверсными и весь блок15 будет заполнен единицами. В следующие А подциклов точно также, начиная с последнего адреса, код единиц сменится кодом нулей. Через 2 Аподциклов заканчивается .полный период теста,Рассмотрим работу устройства приФормировании теста типа "Адресныйкод". В этом случае управляющие сигналы с блока 1 подключают к входамрегистра 3 числа выходы счетчика 14(через коммутаторы 12 и 10),Работа коммутаторов 10 аналогична...
Запоминающее устройство с самоконтролем
Номер патента: 955209
Опубликовано: 30.08.1982
Авторы: Верниковский, Конопелько, Лосев, Урбанович
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...при этом, как и в предыдущем случае инФормация, хранимаяв элементах 2 памяти других столбцовматрицы 1, остается неизменной. Сумматор 26 выдает нулевой сигнал, ана прямом выходе триггера 24 - единичный. Последнее, может быть при обращении к дефектному элементу 2 памяти, когда сигнал, записываемый в этотэлемент 2, совпадает с символом, хранимым дефектным элементом 2, в этомслучае сумматор 27 выдает единичныйсигнал, открывающий элемент ИЛИ. 28и с инверсквного выхода тркггера 24заносятся нулевые символы в те, элементы 2 памяти других столбцов опрашиваемой строки матркцй 1, которые хранят "1", т.е. происходит стираниепрежде записанной информации и записьнулевой информации кода, указывающей,что кнформацкя хранится правильно.В режиме...
Устройство для контроля блоков памяти
Номер патента: 955210
Опубликовано: 30.08.1982
Авторы: Андреев, Иванов, Поскребышев, Романов
МПК: G11C 29/00
...на вторые входы которой поступает для сравнения информация (эталон) с выходов соответствующих коммутаторов 3 -3(фиг, 1). При несовпадении считанной и эталонной информации сиг-. налы с выхода 8 схемы 4 сравнения /поступают в блок 1 управления, где фиксируется отказ или сбой. При совпадении блок 1 управления осуществляет следующий цикл запиСи. Такая зайись и считывание со сравнением выявляет взаимное влияние меж ду разрядами контролируемого блока 5 памяти, так как информация на выходе любого разряда будет инверсной по отношению к информации на выходах всех остальных разрядов. В последующих циклах записи и считывания со сравнением блок 1 (фиг, 1) выдает на управляющий вход б соответствующего коммутатора 3 -3разрешение на прохождение на...
Устройство для защиты информации в блоках памяти при отключении питания
Номер патента: 955211
Опубликовано: 30.08.1982
Авторы: Евстафьев, Твеленев, Фомин, Швалев
МПК: G11C 29/00
Метки: блоках, защиты, информации, отключении, памяти, питания
...сигнала "Выбор микросхемы" 1 Овход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый Формирователь 11 выходных сигналов, управляющий входом питанияблока памяти, и второй формирователь12 выходных сигналов, упранляющий выбором микросхемы блока памяти,Устройство работает следующим образом,Если уровень сигнала, поступающего от внешнего источника питания повходу 5, становится ниже определенного уровня, формирователь 3 вырабатывает сигнал, который поступает навход элемента ИЛИ-НЕ 9, а переключатель 2 переключает питание устройстваи блоха памяти на резервный источник1, например батареи питания. Еслив это время на вход элемента ИЛИ-НЕпоступает сигнал...
Запоминающее устройство с самоконтролем
Номер патента: 955212
Опубликовано: 30.08.1982
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...4подается адрес ячейки, информациюиз которой необходимо считать. По 15сигналу от блока 10 код адреса поступает на входы адресного блока 2 ис выходов разрядного блока 3 накопителя 1 считанный код слова поступаетна регистр 5. Считанный код подается 20на вход блока 9, который обнаруживаетотказы кратности 1, 2, 3, 1 +1.При этом для каждой кратности отказаблок 9 имеет отдельный выход.В случае, когда нет отказов, навсех выходах блока 9 имеются сигналы,равные логическим нулям, и блок 10формирует сигнал, по которому элементы И 8 открываются, и код считанного слова поступает на выход устрой ства.В случае, когда в коде слова естьотказ 1-ой кратности, где 11то на выходах блока 9, соответствующих однократному, двукратному и т.д.1-кратному...
Устройство для коррекции информации в блоках постоянной памяти
Номер патента: 955213
Опубликовано: 30.08.1982
Авторы: Ладыгин, Лузан, Озеров, Савоськин
МПК: G11C 29/00
Метки: блоках, информации, коррекции, памяти, постоянной
...С(фиг. 2) для блока 1 (Фиг. 1) постоянной памяти.Распределение информации по разрядам блока 1 постоянной памяти и накопителя 2 следующее.Разряды накопителя 2: О, 1, 2,и, и + 1, и + 2, и + 4; разрядыблока 1 постоянной памяти: О, 1, 2,и, и + 1, и + 2, где разрядыО, , и - информационные; и + 1,и + 2 -.контрольные; и + 3, и + 4разрЯды, в которых указан уточненныйадрес ячейки накопителя 2, 60При уточнении принадлежности ячейки накопителя,2 ячейке блока 1 постоянной памяти происходит сравнениесостояния разрядов регистра 3 (фиг.1)с разрядами (и + 3) и (и + 4) инфор" 65 мации накопителя 2, в которых указануточненный адрес. ячейки, Сигналы свыходов регистра 3 поступают на первые входы элементов И 4 и 5 (фиг. 1).На вторые входи элементов И 4 и 5...
Многоканальное запоминающее устройство
Номер патента: 957272
Опубликовано: 07.09.1982
Авторы: Афанасьев, Гужавин, Кокаев
МПК: G11C 11/00
Метки: запоминающее, многоканальное
...увеличивается на единицу. После этого содержимое регистра 3 записывается в первую адресную часть регистра 6, содержимое которого, в свою очередь, записывается в ячейку, адрес которой указан в регистре 2. Затем производится передача содержимого регистра 3 в регистр 2. Описанный процесс повторяется, пока не будут размечены все ячейки блока 5, после чего регистр 2 обнуляется, а в регистре 3 устанавливается адрес первой ячейки блока 5. 5 10 15 20 25 Зо 35 40 45 в блок 5 по адресу, содержащемуся в регистре 3,Если записываемый символ является первым, то содержимое регистра 3 переписывается в регистры 1 и 2, в противном случае в регистр 6 считывается содержимое ячейки адрес которой указан в регистре 2. В первую адресную часть регистра 6...
Запоминающее устройство с коррекцией информации
Номер патента: 957273
Опубликовано: 07.09.1982
Автор: Конопелько
МПК: G11C 11/00
Метки: запоминающее, информации, коррекцией
...дополнительную подматрицу, при обращении к третьей дефектной основной подматрице - в три дефектные подматрицы 3 при условии, что при этом опрашивается одновременно не более одного дефектного элемента памятиСигналы на выходах 43 регистра 40(фиг. 1) указывают на дефекты дополнительных подматриц 3, а информация на выходах 34 и 35 указывает на дефекты основЗ 5 нЫх.подматриц 3. Например, в регистре 40хранится слово 10:01000000:0000000 1: при К, равном восьми. Это значит, что дефектными являются первая дополнительная, вторая и восьмая основные подматрицы 3. Рассмотрим для этого примера занесение информации в накопитель 2.При записи информации на входы 11,10 и 12 устройства подаются соответственно сигналы записи, разрешения записи и управления....
Аналоговое запоминающее устройство
Номер патента: 957274
Опубликовано: 07.09.1982
Авторы: Астахов, Иванов, Шадрин
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...содержит цифроаналоговые преобразователи 1 и 2,шины 3 и 4опорного напряжения, сумматор 5,блок б сравнения, ключ 7, генератор 8 Оимпульсов, накопитель, например регистр 9, и шину 10 управления.Устройство работает следующимобразом,После прихода импульса запускапо шине 10 управления ключ 7 открывается и импульсы с генератора 8проходят на вход регистра 9. Регистр 9 наполняется, в результатечего напряжение на выходе сумматора 5 возрастает. В момент, когдаоно превысит входное напряжение устройства, блок б сравнения вырабатывает импульс, закрывающий ключ 7.В результате на выходе устройства 25фиксируется напряжение, равное мгновенному значению входного напряженияв момент прихода импульса иэ блока 6сравнения.Опорное напряжение для...
Аналоговое запоминающее устройство
Номер патента: 957275
Опубликовано: 07.09.1982
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...элемент, напримеррезистор 16, шину 17 нулевого потенциалаи шины 18 и 19 питания.Устройство работает следующим образом.При отсутствии входного сигнала ячейки 1 и 2 памяти производят отслеживаниенулевого входного потенциала с погрешностью, равной падению напряжения на эмиттерно-базовых переходах биполярных транзисторов ключей 3 и 4.Напряжение на выходе ячейки 1 памятинесколько меньше нуля, а на выходе ячейки2 памяти несколько больше нуля. Напряжения с выходов ячеек 1 и 2 памяти поступаютна резисторы 10 и 11 сумматоров, причем величины сопротивлений резисторов выбраныодинаковыми, В точке суммирования напряжения с выходов обеих ячеек памяти компенсируются. Причем в случае применения биполярных транзисторов одного типа, например...
Устройство для контроля блоков оперативной памяти
Номер патента: 957276
Опубликовано: 07.09.1982
Авторы: Варнаков, Вершков, Парфенов, Прокошенков, Чумакова
МПК: G11C 29/00
Метки: блоков, оперативной, памяти
...12 и далее вовнешнее устройство. Одновременно блок 4выдает во внешнее устройство через выход17 сигнал сопровождения текущего числа,свидетельствующий о наличии информациина выходах 12,После считывания первого числа внешнееустройство посылает по входу 15 в блок 4сигнал разрешения передачи числа, по которому блок 4 обеспечивает считывание информации из второй ячейки блока 11 памяти и т,д., пока не будет передан во внешнееустройство весь массив информации из блока 11, размер которого определяется такжевнешним устройством.5В контрольных режимах устройство работает следующим образом.В случае проверки операндных цепей вустройство записываются и далее считываются заранее известные эталонные массивы, 20при этом работа устройства аналогична...
Запоминающее устройство с самоконтролем
Номер патента: 957277
Опубликовано: 07.09.1982
Автор: Соколов
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...первую группу элементов И 17, первый управляющий вход 18, регистр 19 кодов защиты, вторую группу элементов И 20 и элемент ИЛИ 21, информационные 22 и второй управляющий 23 входы и второй контрольный выход 24 устройства.Предлагаемое запоминающее устройство с самоконтролем работает следующим образом.Перед началом работы по разрешающему сигналу, поступающему на вход 23 из внешнего устройства управления, со входов 22, связанных с внешним устройством обработки информации, в регистр 19 записывается информация со всеми разрешенными адресами для выполняемой программы,Далее по каждому разрешающему сигналу, поступающему на вход 18 из внешнего устройства управления, со входов б, связанных с внешним устройством обработки информации, в регистры 5...
Устройство для контроля блоков оперативной памяти
Номер патента: 957278
Опубликовано: 07.09.1982
Авторы: Бардин, Павлюков, Штолик
МПК: G11C 29/00
Метки: блоков, оперативной, памяти
...соотношения сигналов управления задаются программой из блока 4, Это обеспечивает возможность автоматически выставлять временные параметры и. соотношения сигналов в широком диапазоне с высокой точностью, что является важным критерием при разработке контрольно-диагностических систем для проверки быстродействующих устройств. Считанная информация по входам 6 через блок 5 поступает в блок 10, где под воздействием управляющих сигналов блока 4 и блока 11 осуществляется ее обработка и поразрядное сравнение с эталонной. При считывании неверной информации вырабатывается сигнал сбоя, поступающий в блок 4, и под воздействием его происходит останов работы устройства. В индикаторе 14 регистрируется сбойный разряд считанной информации из ОЗУ, номер...
Устройство для контроля оперативной памяти
Номер патента: 957279
Опубликовано: 07.09.1982
МПК: G11C 29/00
Метки: оперативной, памяти
...адресами выбранных ячеек контролируемого ОЗУ,По окончании процесса занесения информации из блока 2 (фиг 1) в вышеперечисленные блоки устройства,. блок 1 (фиг. 1и 3) вырабатывает команду, по которой блок9 (фиг. 1 и 2) формирует сигналы приращений кодов, увеличивающие или уменьшающие содержимое счетчиков 3 - б (фиг. 1)в моменты прихода тактовых импульсов отблока 1 (фиг. 3), а также сигналы для мультиплексора 10 (фиг. 1), посредством которыхпоследний осуществляет подачу сигналов свыходов разрядов счетчиков 3 - 6 к узлу14 для включения объекта контроля и дляформирователя 13 (фиг. 1), по которым последний изменяет информацию, поступающуюна входы узла 14 и дискриминатора 11(фиг. 1).Работа блока 9 (фиг. 2) происходит следующим образом.В...
Накопитель информации
Номер патента: 959154
Опубликовано: 15.09.1982
Авторы: Грушин, Клейменов, Самров, Усов
МПК: G11C 5/00
Метки: информации, накопитель
...сердечник0 тороидальной формы и две обмотки 11 и 12. Каждая обмотка выполнена в аиде двух. полуобмоток а и б (см. фиг. 2 и 3), причем полуобмотии размещены на противоположных сторонах сердечника 1 О и равномерно распределены на половине его окружности. Обе полуобмотки одной обмотки включены навстречу друг другу. Обе обмотки на сердечнике смещены на 90 по отношению друг к другу. Внутри корпуса 8 расположено основание 13 для крепления носителя 14 информации с цилиндрическими магнитными доменами. В дне крышки 1 и корпуса 8 через соосно расположенные отверстия 15 и 16 пропущены внешние выводы 17 от контактов печатных проводников основания 13. Накопитель информа ции работает следующим образом.Носитель 14 помещен в зону действия...
Блок считывания для запоминающего устройства
Номер патента: 959155
Опубликовано: 15.09.1982
Автор: Савельев
МПК: G11C 7/00
Метки: блок, запоминающего, считывания, устройства
...к входу дополнительного предварительного усилителя воспроизведения 11 и к первому входу сумматора 2, второй и, третий входы которого подключены соответственно к выходу второго и третьего дополнительных корреляторов 5 и 6, а выход - к входу дискриминатора 13, выход которого подключен к вторым входам усилителей воспроизведения 14. Выходы усилителей воспроизведения 14 подключены к входам числового регистра 15, а входы - к выходам предварительных усилителей воспроизведения 16, первые входы которых подключены к выходам корреляторов 2. Вторые входы предварительных усилителей 16 подсоединены к выходу дополнительного усилителя воспроизведения 11,5 1 о 5 го 25 зо 35 4 О 45 Устройство работает следующим образом, При считывании с выхода тактового...
Блок считывания для доменного запоминающего устройства
Номер патента: 959156
Опубликовано: 15.09.1982
Автор: Савельев
МПК: G11C 7/00
Метки: блок, доменного, запоминающего, считывания, устройства
...входу усилителя считывания б; второй вход которого подключен к выходу интегрирующего элемента 7. ПЕрвый вход интег рирующего элемента 7 соединен с выходом ключа 8, а другие - с выходами магниторезисторного дачитка 1. Вход ключа 8 соединен с выходом дифференцирующего элемента 9, вход которого подсоединен к выходу одновибратора 5.Блок работает следующим образом.При считывания сигнала с-.помощью магниторезисторного датчика 1 на вход - выход последнего подается постоянное питакщее йапряжение. В предлагаемом блоке, кроме питающего постоянного напряжения, на вход магниторезисторного датчика 1 подается эталонный сигнал с одного из выходов эталонного элемента памя-. ти 3, имеющий ту же форму,что и идеальный информационный сигнал чтенияВ этом...
Устройство для управления динамической памятью
Номер патента: 959157
Опубликовано: 15.09.1982
МПК: G11C 11/406
Метки: динамической, памятью
...Кроме того, предполагается, что перебор состояния счетчиков 4 и 9 осуществляется импульсами единичной полярности.Устройство работает в двух режимах обращения и регенерации.В режиме обращения к ЗУ (которое на чертеже не показано) на входы 11, 12 и 14 устройства поступают соот. - ветственно сигналы "Обращение","Запись/Чтение" и код адреса выбирае мой ячейки, По сигналу "Обращение" генератор 1 начинает посылать импульсы счета на вход счетчика 2. Код, формируемый на выходахсчетчика 2, поступает на формирователь 3 для генерации управляющих сигналов на выходе 15 устройства, которые поступают в ЗУ. При этом на первом и втором выходах формирователя 3 устанавливаются уровни логического"0", и на выходы 16 селектора 5 по:тупает код...
Запоминающее устройство
Номер патента: 959158
Опубликовано: 15.09.1982
Автор: Гуревич
МПК: G11C 11/00
Метки: запоминающее
...поступлении управляющего сигнала по входу 4,1, После этого адресная магистраль 1.1 готова к приему следующего адреса на буферный адресный регистр 2,2 этой группы каналов. По управляю щему сигналу, поступившему по входу 4.2, этот адрес принимается на буферный адресный регистр 2,2 второго канала первой группы. Тем временем код адреса, хранимый в буферном адресном регистре 2.1, поступает в адресный блок 5.1. При этом отпирается соответствующая пара коммута-, ционных элементов 7.1 и 10.1 первого канала первой группы, и происходит коммутация выходов 8.1 и входов 9.1 первого канала первой группы с выходами и входами одного из элементов 11 памяти. Аналогично, во втором канале первой группы адрес, хранимый в буферном адресном регистре 2.2,...