Аналоговое запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (И 94 С 11 С 270 ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ение относится контрольно изм ссуда ственный кОмитет сссРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ 21) 3897561/24-2422) 12.05.85(56) Авторское свидетельство СССРВ 752494, кл. С 11 С 27/00, 1977.Авторское свидетельство СССРВ 881868, кл, С 11 С 27/00, 1980.(57) Изобрет к областавтоматики и ерительной техники и может быть использова=но для запоминания выборочных значений напряжения аналоговых сигналов.Цель изобретения - повышение быстро-.действия устройства при обеспечениивысокой точности эа счет компенсациинапряжения смещения нуля входящих вустройство дифференциальных усилителей. Повышение быстродействия достигается благодаря исключению в режиме выборки ключей, через которыепротекает ток заряда конденсатора,из цепей, охватывающих дифференциальные усилители обратной связью.2 ил.1 13Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для запоминания выборочных значений напряжения аналоговых сигналов.Цель изобретения - повышение быстродействия аналогового запоминающего устройства.На фиг.1 приведена функциональная схема устройства; на фиг.2 - вре - менная диаграмма его работы.Аналоговое запоминающее устройство содержит коммутаторы 1-6, дифференциальные усилители (ДУ) 7-9, накопительные элементы на конденсаторах 10-13, резистивные делители 14 и 15 напряжения и блок 16 синхронизации.Блок синхронизации содержит генератор 17 импульсов, счетчик 18, дешифратор 19, регистр 20, элементы ИЛИ 21-24, элемент И 25.На фиг.2 сигнал С представляет собой импульсы на выходе генератора 17 импульсов, сигналы КС 1 - КС 4 состояния соответственно на 1-4-ом выходах регистра 20.Устройство работает следующим образом.Аналоговое запоминающее устройство работает в циклическом режиме, проходя последовательно во времени четыре такта, каждый из которых оп ределяется наличием сигнала лог."1" ка одном из выходов регистра 20 в блоке синхронизации 16 (см.фиг.2). В первом такте, который соответствует сигналу лог. "1 на первом выходе регистра 20, устройство находится в режиме выборки. Входной сигнал через второй замкнутый ключ коммутатора 1 поступает на неинвертирующийвход дифференциального усилителя(ДУ) 7.Выходное напряжение данного усилителя П,равно+ Кс КосП + ос Пвых К вх К сос сгде П- входное напряжение устройства;напряжение на конденсаторе 10;К и К - сопротивление резисторов резистивного делителя 14 напряжения, подключенных соответственнок выходу ДУ и конденсатору 10.Отношение Кс к Квыбирается достаточно большим ("100), что обес При наличии сигнала лог, "1" на втором выходе регистра 20 запомненное в первом такте на конденсаторе 13 входное напряжение передается на выход устройства по цепи, состоящей из замкнутого первого ключа коммута тора 5, неинвертирующего усилителя на ДУ 9 и замкнутого первого ключа коммутатора 6, т.е устройство находится в режиме хранения. Одновременно осуществляется; коррекция напряжения смещения нуля ДУ 7. При этом кеинвертирующий вход ДУ / через третий ключ коммутатора 1 подключен к шине нулевого потенциала, а выход - к кеинвертирующему входу ДУ 8, с. выхода которого через первый ключ коммутатора 3 и резистивный делитель 14 напряжение обратной связи поступает на ипвертирующий вход ДУ 7, Несмотря на вносимое резистивным делителем 14 напряжения ослабление ( = 1/100) сигнала коэффициент усиления в цепи отрицательной обратной связи К = 100 за счет использоваРния в качестве ДУ 8 операционного усилителя с коэффициентом усиления10 ,Это обеспечивает подавлений напряжения смещения нуля ДУ 7 примерно в 100 раз, что вполне достаточно в большинстве практических применений устройства, В третьем и четвертом тактах в устройстве повторяются режимы выборки и хранения, аналогичные тем, что имели место в первом и втором тактах, только функ 25 ЗО 35 40 45 50 55 ции, выполняемые ДУ 7 и ДУ 8, меняют 20847 2печивает коэффициент передачи кеинвертирующего усилителя ка ДУ 7 близкий к 1,. С выхода ДУ 7 напряжение через третий замкнутый ключ коммутатора 2 поступает на конденсатор 13 и далее через первый замкнутый ключ коммутатора 5, кеинвертирующий усилитель на ДУ 9, акалогиччый усилителю на ДУ 7, и первый замкнутый ключ коммутатора 6 - на выход устройства. В том же такте неинвертирующий вход ДУ 8 через второй замкнутый ключ коммутатора 4 подключен к шине нулевого потенциала, а выход через второй ключ коммутатора 3 - к его инвертирующему входу и конденсатору 11. При этом на конденсаторе 11 устанавливается напряжение, равное напряжению смещения нуля ДУ 8, т,е. Ду 8 в первом такте находится в.режиме самокоррекции.47 4 3 13208 ся местами (см.фиг.2). Запомненное на конденсаторе 10 (12) напряжение коррекции смещения нуля ДУ 7 (ДУ 9) в последующих после коррекции тактах изменяется с постоянной времени (=(К+ К ) С где С,о - емкость конденсатора 10. Однако постоянную времени разряда Ф можно сдеГлать достаточно малой поскольку при К , = 10 кОм величина (К. + К ) 10 составляет 1 МОм, а емкость конденсаторов 10,12 может быть выбрана на одии-два порядка больше емкости конденсатора 13. Увеличение при этом длительности процесса установления 5 корректирующего напряжения на конденсаторе 10 так же допустимо, поскольку коррекция смещения нуля ДУ 7 (ДУ 9) проводится в режиме хранения, длительность которого значительно 20 превышает длительность режима выборки.Таким образом, в предлагаемом устройстве достигается практически столь же эффективное как и в прото . типе подавление ошибки напряжения смещения нуля, входящих в устройство ДУ. В то же время в предлагаемом устройстве в режиме выборки ДУ охвачены стопроцентной отрицательной ЗОобратной связью лишь через резистор, и в цепи отрицательной обратной связи отсутствуют ключи, через которые течет ток заряда конденсатора. Зто позволяет (при оптимальной коррекции 35 амплитудно-частотной характеристики ДУ в сравниваемых устройствах) достичь уменьшения длительности переходного процесса записи в предлагаемом устройстве в "Г 2 раз по отношению 40 к прототипу. Формула изобретения второго конденсатора соединена с инвертирующим входом второго дифференциального усилителя, выход которого соединен с входом третьего коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены четвертый, пятый и шестой коммутаторы, первый и второй резистивные делители напряжения, третий и четвертый накопительные элементы на третьем н четвертом конденсаторах, блок синхронизации и третий диффеРенциальный усилитель, неинвертирующий вход которого соединен с выходом пятого коммутатора а выход - с входом шестого коммутатора, первый выход которого соединен с третьим входом четвертого коммутатора, второи выход - с первыми входами первого и пятого коммутаторов и одной обкладкой первого конденсатора, третий выход - с вторым выходом второго коммутатора и являетсявыходом устройства, второй вход четвертого коммутатора, третьи входыпервого и пятого коммутаторов и другие обкладки второго, третьего ичетвертого конденсаторов подключенык шине нулевого потенциала устройства, одни обкладки третьего и четвертого конденсаторов соединены с первыми выводами соответственно первогои второго резистивных делителей напряжения, .вторые выводы и средние точки которых подключены соответственно к выходу и инвертирующему входу соответственно первого и третьего дифференциальных усилителей, второй вход пятого коммутатора соединен с вторим входом первого коммутатора, первыевыводы первого и второго резистивныхделителей напряжения соединены соответственно с первым и третьим выходами третьего коммутатора, второй45Аналоговое запоминающее устройство, содержащее первый коммутатор, второй вход которого является входом устройства, а выход соединен с неин.вертирующим входом первого дифферен циального усилителя, выход которого соединен с входом второго коммутатора,первый и второй накопительные элементы на первом и втором конденсаторах, первый выход второго коммутатора соединен с одной обкладкой первого конденсатора, другая обкладка которого подключена к шине нулевого потенциала устройства, одна обкладка выход каторого соединен с инвертирующим входом второго дифференциального усилителя, неинвертирующий вход которого соединен с выходом четвертого коммутатора, первый вход которого соединен с третьим выходом второго коммутатора, первый выход блока синхронизации соединен с первым и вторым управляющими входами соответственно первого и второго коммутаторов, второй выход - с первыми управляющими входами пятого и шестого коммутаторов, третий выход - с вторым и третьим управляющими входами соответственно первого и второго комму 5 1 татаров, четвертый выход - с первымя управляющими входами второго и третьего коммутаторов, и с третьими управляющими входами первого и четвертого коммутаторов пятый выход - с вторыми управляющими входами пятого и шестого коммутаторов, шестой вы 3208 А 7 бход - с первым управляющим входом четвертого коммутатора и третьими управляющими входами третьего, пято" го и шестого коммутаторов, седьмой выход - с вторыми управляшщими входами третьего и четвертого коммута торов.роизводственно-полиграфическое предприятие, г,ужгород, ул.П Тираж 589 сударственного ам изобретений осква,Ж, Ра Подпискомитета СССРи открытийшская наб., д.4/