G11C — Запоминающие устройства статического типа

Номер патента: 513391

Опубликовано: 05.05.1976

Авторы: Березин, Кимарский, Онищенко, Федонин

МПК: G11C 11/40

Метки: инжекционный, памяти, элемент

...элемента, поскольку инверсный коэффициент усиления Э+и транзиоторов не превышает обычно 3-5.При считывании информации сдновремен ио с импульсом тока на адресной щине необходимо повысить доодного уровня потенциалы на обеих шинах записи, При этом коллекторные токи -йф транзисторов 1 и 8 равны и много больше, чем коллекторный ток тЖ транзистора 5. Потенциал на: шине считывания 12 в зависимости от хранимой в элементе информации возрастает до разных ураваей,. что фиксируется усилителем считыванна.5133 В режиме хранения информации на первой шине записи 2 поддерживается положи 5тельный потенциал, превышающий не менеечем на 2 в потенциал на второй шине записи 8, К адресной шине 3 подключен нагрузочный элемент с большим...

Номер патента: 513392

Опубликовано: 05.05.1976

Авторы: Зосимова, Фет

МПК: G11C 15/00

Метки: ассоциативная, памяти, ячейка

...или меньших заданного.В режиме сравнения на адресной шине4 и разрядной шине 8 каждой ячейки маърицы оказывается "О, что приводит к запиранию элементов 5,6 и 9,Обратный, код каждого разряда призна-ка подается на разрядную шину 7 соответствующего столбца матрицы.На логические входы 10 ячеек левогостолбца матрицы подается логическая ф 1 ф,отпирающая элемент И 13 и первый передающий вентиль 14. Если в триггере ячейки хранится "1; тона выходе элемента И 13появляется 1".В результате на логическом выходе 11ячейка появляется ф 1".нвзависимо от логическао уровня на ряэрядной шине нуля 7,Тввой же уровень на логическом выходе 11ячейки появляется в случае, когда в трит- гере 1 хранится фОф, а на разрядную шинунуля 7 подается "1 (логический...

Номер патента: 513393

Опубликовано: 05.05.1976

Авторы: Зосимова, Фет

МПК: G11C 15/00

Метки: ассоциативная, памяти, ячейка

...15, включенный между логическимвыходом ячейки и шиной нулевого потенци- ала 13,При объединении ассоциативных ячеек воднородную двухмерную ассоциативную матрицу (см.фиг. 2), появляется возможностьвыделения при ассоциативном поиске максимального числа в течение одного тактеобращения к ней.В. режиме поиска максимального числаадресная шина 4 ячеек каждой строки матрицы находится на уровне логического "О,Элементы управления записью 5, 6 исчитыванием Э, 10 каждой ячейки закрыты.Разрядные шины 7, 8 ячеек каждого столбца матрицы подключаются к уровню логической "1",Потенциал разрядной шины 8 ячеек каждого столбца матрицы изменяется, если водной ии нескольких ячейках столбца открыты ключевые передающие вентили 16,включенные между...

Номер патента: 513493

Опубликовано: 05.05.1976

Авторы: Колосов, Кушников

МПК: G11C 5/02, G11C 8/10, H03M 7/22 ...

Метки: дешифратор, реверсивный

...через нагрузки и диодную матрицуподключены к выходам формирователей тока, а начала обмоток записи подключены к выходам регист.ра адреса.Недостаток этих дешифраторов состоит в сложности выполнения.Цель изобретения - упрощение реверсивного дешифратора,Эта цель достигается тем, чо введен дополнительный регистр адреса, выходы которого подключенык дополнительным обмоткам записи переключателейтока, при этом концы обмоток считывания объединены и подключены к шине источника питания.Схема предложенного дешнфратора показана начертеже,Дешифратор содержит импульсные формировате(.ли токов записи 1 и считывания 2, выходы которыхчерез диодную матрицу 3 соединены с нагрузками,,например, шинами 4 накопителя 5. Свободные кон- Ь цы шин 4 соединены с...

Номер патента: 513650

Опубликовано: 05.05.1976

Автор: Джордж

МПК: G11C 11/40

Метки: запоминающее

...9- транзистора. Двоичный запоминающий эпемент 2 обладает, повышенным временем считываемой памяти (свыше года), Еше раз необходимо заметить, что чувствительная считывающая цепь реагирует нв различия пороговых напряжений тРанзисторов 13 и 14, а не на их абсолютные величины.Для записи нуля пороговое напряжение ЯЩЯ -транзистора 14 делается менее отрицательным (-2 в), чем пороговое напряжение МЮОЗ -транзистора 13 (-6 в), как это схематически изображено в момент Ч (фиг, 3). Двоичный запоминающий элемент 2 при этом находится в состоянии "нуль", Для его перевода в нулевое состояние в момент У и для считывания этого нулевого состояние в момент УИ используется управляющий элемент 12. При этом транзистор 14 проводит раньше транзистора 13,...

Номер патента: 514338

Опубликовано: 15.05.1976

Авторы: Колесов, Петросов

МПК: G11C 8/12

Метки: выборки, информации

...со способом записи информации в ЗУ на магнитных дисках, что первый импульс, поступающий на вход устройства, является синхроимпульсом (фиг, 2, а). Так как в исходном состоянии канал выделения синхроимпульсов открыт (логиче ский элемент И - НЕ 3 по двум входам раз решен), то первый считываемый импульс про ходит на выход устройства как синхроим пульс (фиг. 2, б), запуская одновибратор 10, с выхода которого положительный стробирующий сигнал поступает на один из входов логического элемента И - НЕ 5. На другой вход этого элемента поступает выделенный синхроимпульс с выхода логического элемента И - НЕ 3, Отрицательный стробирующий сигнал с выхода логического элемента И - НЕ 5 запрещает логический элемент И - НЕ 3 на время своей...

Номер патента: 514339

Опубликовано: 15.05.1976

Авторы: Боярченков, Шорыгин

МПК: G11C 11/155, G11C 7/00

Метки: информации, считывания

...аппеикаций 2. Выводами 5 петля 1 соединена с источником б питания и блоком 7 регистрации 5 выходного сигнала, В качестве источника питания использован источник электрического тока, Электрическими связями между узлами устройства являются проводники 8 - 11.Устройство, в котором в качестве магнито- О резистивного материала петли используетсяне ферромагнитный материал, отличается от описанного тем, что петля не совмещена с продвигающей аппликацией. Схема электрических соединений аналогична.5 Устройство работает следующим образом.На фиг, 1 условно показаны четыре последовательных взаимно перпендикулярных нап авления Л - Г вектора управляющего полявращение которого задано по часовой О стрелке.514339 БН д.1521 Тираж 723 аказ 1833/5 одписно...

Номер патента: 514340

Опубликовано: 15.05.1976

Автор: Никандров

МПК: G11C 11/00

Метки: памяти, пьезокерамический, элемент

...одинаковых по величи не выходных сигналов, считывающие электроды предложенного элемента памяти выполнены в виде пластин различной площади. На чертеже изобра пьезокерамический элемеЭлемент содержит же единый биморф первую пластину 1 с нанесенными ными электродами 2 и 3 входным шинам 4 и 5, и ческую пластилину 6, на в рой расположены считыв подключенные к выходнь та, Электроды ", выполи жен предложенный 2 т, две проекции.тко соединенные впьезокерамическую на ее грани сплошподключенными к 2 вторую пьезокераминешней грани котоающие электроды 7, м шинам 8 элеменны в виде пластин 3 различной площади, причем возрастание площади пластин происходит от центра пластины 6 к ее краям. Пластина 1 отполяризована по толщине так, как показано на чертеже...

Номер патента: 514342

Опубликовано: 15.05.1976

Авторы: Городний, Корнейчук, Тарасенко, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...чертеже изображена блок-схема предложенного запомшгающего устройства,Устройство содержит накопитель 1 с адресным входом 2 ц первым выходом 3, подклю- О ченным через буферный регистр 4 к блокудекодирования 5, блок кодирования 6, выход которого соединен с первым входом накопителя 1, регистр слова 7, блок управления 8, счетчик 9, дополнительные олокц кодирования 10 5 ц декодирования 11, входы которых соединеныс выходом счетчика 9 ц вторым выходом накопителя 1, а выходы - со вторым входом накопителя 1 и входом счетчика 9.438ого комизобретеЖ.35,аказ 15025ЦНИИП дписное Тираж (23ета Совета Минисий и открытийаушская наб., д. 4 Изд.И Государствен по делам 113035, Москва, Цикл обращения к запоминающему устройству состоит из такта чтения и такта...

Номер патента: 514343

Опубликовано: 15.05.1976

Авторы: Голоборщенко, Лобаченко, Михелев, Трофимов

МПК: G11C 11/02

Метки: запоминающее

...подключены ко входам цепи компенсации потока отствие н отки 5парамет на вхо торые о 1 10 цеп В такте запного формиро 15 ности обеих чсчитывания и сформаторной теля 2 возник ваются с помо 20 пенсации. си при подаче вателя 4 вслед астей 6 и 7 оба неидеальности схемы 3 съема ают помехи, ко щью диодов 9 мехи.На чертеже показана функциональная схема описываемого устройства и приняты обозначения; 1 - цепь компенсации помехи; 2 - усилитель воспроизведения; 3 - трансформаторная схема съема; 4 - разрядный формирователь; 5 - обмотка записи-считывания, состоящая из двух частей 6 и 7; 8 - элементы памяти. Цепь 1 компенсации помехи, например, содержит два параллельно-встречно соединенных диода 9 и 10 и резисторы 11 и 12. пя резисторов 11 и 12...

Номер патента: 514344

Опубликовано: 15.05.1976

Авторы: Аксенов, Лаврентьев, Тимофеев, Шумилов

МПК: G11C 11/06

Метки: информации, неразрушающего, считывания

...остаточной положительнойнамагниченности, а ЗС, если хранится код 1, - в состоянии остаточной отрицательной намагниченности, и, если хранится код О, - в состоянии остаточной положительной намаг ниченностц.При считывании информации ДС не меняетсвоего состояния, а перемагничивается только по пологой части петли гцстерезцса, Считывание информации выполняют в два такта.15 В первом такте - такте считывания в шинусчитывания 5 подается импульс тока считывания, который в зависимости от хранящейся в устройстве цнформаццц цлц подтверждает в ЗС состояние остаточной положительной ца магпцченцостц, цлц переключает его в это состояние. Прп переключении ЗС за счет необратимого изменения потока, а также за счет обратимого изменения потока по...

Номер патента: 514345

Опубликовано: 15.05.1976

Авторы: Куликов, Фет

МПК: G11C 13/00

Метки: запоминающее

...чертеже показана принципиальная схема устройства.Устройство состоит из матрицы 1 металлопорошковых триггерораничительный резиспитания 3, блока упля 5 и блока сброса 6.5 Блок управления 4 выполняет собственнооперации записи и считывания информации.Он может иметь различную конструкцию, зависящую от назначения и структуры запоминающего устройства.10 Напряжение источника питания 3 и величина резистора 2 выбираются из следующих соображений: когда триггеры находятся в проводящем состоянии, в их цепи должен протекать необходимый фиксирующий ток (напри мер, 1 - 2 ма); а при непроводящем состоянии источник питания 3 не должен вызывать спекания частиц металлического порошка,Устройство работает следующим образом.В замкнутом состоянии переключателя...

Номер патента: 514346

Опубликовано: 15.05.1976

Авторы: Барашенков, Хавкин

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...Первы импульс обращеш)я и ЗУ осуществляет запуск блока управления 8 и разрешает поступление информации ца входы элементов памяти 3 от дешцфратора 2, соответствуОце колу адреса ЗУ, Прц выборе какой-либо строки ЗУ происходит запись О от дешцфратора 2 в элемент памяти 3, соответствующий этой строке. Состояние всех элементов памяти анализируется с помощью элеме 5 та ИЛ 1 Л 4Т,. по окоцчяццц в)емеццого интервала2блок управления 8 разрешает прохождение внешнего адреса на входы ЗУ через адресный блок 1. Если за время т, хотя бы одна строка не выбрана, элемент ИЛИ 4 выдает сигнал 1, блок управления 8 запрещает прохождение внешнего адреса и разрешает прохождение адреса от шифратора 7 и через адресный блок 1 на выход ЗУ, а также выдает во внешнее...

Номер патента: 514347

Опубликовано: 15.05.1976

Автор: Сергеев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выходе устройства изменяются скачком на величину Л; каждый раз, когда сигнал на -м входе статического многоустойчивого элемента, увеличиваясь, проходит через некоторое положительное пороговое значение или, уменьшаясь, проходит через отрицательное пороговое значение. При этом знак приращения Л; выходного сигнала соответствует полярности сигнала на -м входе статического многоустойчивого элемента 4, параметры которого обеспечивает выполнение условийЬ,(Ь,;З(1 + 2 ф В режиме воспроизведения сигнала вход блока задержки 3 соединяется с выходом сравнивающего блока 1 с помощью коммутатора 2. При этом замыкается контур следящей системы, которая вследствие наличия отрицательной обратной связи отрабатывает рассогласование системы из любого исходного...

Номер патента: 514348

Опубликовано: 15.05.1976

Авторы: Белов, Карлов

МПК: G11C 29/00

Метки: блока, жгутов, запоминания, кодовых, постоянного

...режимах: контроля работоспособности устройства; сравнения информации кодовых жгутов с информацией программного блока; контроля кодовых жгутов с получением информации с эталонного кодового жгута.В первом режиме адресный коммутатор 2 через коммутатор режимов 6 осуществляет настройку блока воопроизведения 4 на границу области устойчивой работы, Затем адресный коммутатор 2 производит синхронное обращение к блоку памяти 9 и эталонному кодовому жгуту 5. В результате этого получается два вида информации: эталонная, которая через блок кодирования 8 поступает на один вход блока сравнения 7, и контрольная, получаемая с дополнительного кодового жгута 5 блоком воспроизведения 4 и подаваемая на второй вход блошка сравнения 7. При однозначном...

Номер патента: 514349

Опубликовано: 15.05.1976

Авторы: Борискин, Пресняков, Тимашев

МПК: G11C 29/00

Метки: блока, памяти, постоянной

...нулевое состояние, выдается сигнал разрешения сдвига на второй вход элемента И 7 и посылаются сигналы Опрос для считывания информации из блока постоянной памяти, 15 При считывании информации из блока постоянной памяти с помощью регистра 1 осуществляется поразрядное суммирование единиц каждого разряда, а на входной шине 8 появляется последовательный код контроль ной суммы, который с помощью элемента И7 и регистра сдвига 6 преобразуется в параллельный. В момент, когда на регистре сдвига 6 образуется контрольная сумма некоторого массива информации, считанной из блока пос тоянной памяти, в блоке управления 9 фор.мируется сигнал сравнения, который посту пает на блок сравнения 5. Если числа на ре гистрах 1 и 6 совпадают, то в блоке управления...

Номер патента: 515151

Опубликовано: 25.05.1976

Авторы: Гебгарт, Тимофеев, Шумилов

МПК: G11C 11/00

Метки: запоминающее

...разрядным шинам 6 усилители считывания 12, подключенные к выходным шинам 8.Устройство может работать в одном из двух режимов; считывание или дозаписьфнуля или единицы, При работе устройствав режиме считывание" на выходе первогодешифратора адреса 9, соответствующеговыбранному для считывания числу, появляется импульс напряжения, подаваемый в 5соответствующую числовую шину записи-считывания 5, на выходе второго дешифратораадреса 10, соответствующего тому же числу, и оявляется импульс напряжения, п одаваемый в соответствующую числовую шину 10считывания 7. На всех выходах блока 11,разряднь,х формирователей, подключенныхк разрядным шинам 6, установлен нулевойуровень напряжения, Тем самым обеспечивается протекание токов считыванвания...

Номер патента: 515152

Опубликовано: 25.05.1976

Авторы: Бушин, Литвишко, Остапенко, Сарапулова

МПК: G11C 5/12

Метки: запоминающего, матрицы, устройства

...связующегои неплавкого изоляционного наполнителя,атем оплавляют при температуре выше плавения связующего и полимеризуют полученныйлой изоляции при оптимальной температу П р и м е р, На металлизированном с двух сторон лажане методом фотолитографи изготавливают с одной стороны адресные ш ны, а с другой - разрядные, Лавсановую основу, расположенную между шинами, оплавляют в потоке нагретого газа с температурой 300-350 С, в результате чего об зуются отверстия между шинами, Открытые участки шин покрывают слоем диэлектрика путем обработки в спиртовом растворе (1-3%) отвердителя, например полиэтиленп лиамина, затем высушивают спирт, наносят на слой отвердителя смеси вьсокодисперсных порошков связующего, например эпоксидной смолы 3-41, и...

Номер патента: 515153

Опубликовано: 25.05.1976

Авторы: Кадышев, Лаврентьев, Тимофеев, Шумилов

МПК: G11C 7/00, G11C 8/06

Метки: адресным, блоком, памяти

...предлагаемого устройства.Вход адресного дешифратора 1 соединен с одним из выходов блока 2 местного управления, в выходы подключены к входам формирователей 3 числовых токов, источник питания 4 соединен с одним из входов делителя напряжения 5, другой вход которого подключен к выходу блока местного управления, а выход делителя напряжения соединен с вторыми входами формирователей числовых токов.Устройство для управления адресным блс ком памяти работает следующим образом. Блок 2 местного управления выдает импульс разрешения на дешифратор 1 и управляет делителем напряжения 5 твк, чтобы на его выходе был высокий уровень напряжения. На выходе дешифраторв 1 с номером, соответствующим коду адреса, возникает управляющий сигнал, который...

Номер патента: 515154

Опубликовано: 25.05.1976

Авторы: Гвоздиков, Шрайбман

МПК: G11C 19/00

Метки: буферное, запоминающее

...к входам дешифратора адреса 13.Устройство работает следующим образом,При поступлении одного из сигналов У5У код с выхода соответствующего счетчика поступает на дешифратор адреса 13, выходы которого соединены с адресными шинами матрицы оперативной памяти 5, Привозбуждении соответствующих адресныхшин матрицы обеспечивается обращение кк матрице 5 по выбранному адресу.Генератор импульсов 2 непрерывно вырабатывает последовательности импульсов15записи и считывания, частотой Р и Р( Г 1= Г ), разнесенные по времени,Блок управления 1 формирует сигналы1 5 20Операции записи и считывания осуществляются асинхронно по сигналам ЗП и СЧ,постуыющим от источника и приемника сообщений соответственно (на чертеже не показаны). 23Совмещение во времени...

Номер патента: 515155

Опубликовано: 25.05.1976

Авторы: Иванов, Клубков, Корягин, Новожилов

МПК: G11C 19/00

Метки: информацией, между, обмена, регистрами

...дешифратора соединены с магистралью записи 8Пои считывании информации с какого- либо регистра 2 на магистраль информа 15 ци 5 по коду, выдаваемому из устройства упрправления в магистраль считывания , открывается соответствующий управляемый коммутатор питания 4 и группа 1 элементов И-НЕ данного регистра оказывается 0 подключенной к источнику питания. Одновременно с выдачей кода на магистраль считывания 3 устройство управления выдает стробируюший импульс на группу элементов И-НЕ, по которому происходит счи тывание информации с регистра на магистраль 5.Для осуществления записи информациив регистр в этом же такте работы ЦВМ, ф устройство управления по магистрали записи 8 выдает код (номер регистра)., декодируемый соответствующим...

Номер патента: 515156

Опубликовано: 25.05.1976

Автор: Никандров

МПК: G11C 11/00

Метки: памяти, пьезокерамический, элемент

...электродам. н ых колебаниях. мент фор обретен а ину 1,ые прово- пластиные проьезокер ащий пл ический элемент па ти, сонерат астинураоторь возбуждения и ге ленные проводяше размещены электр ю пластину ной, на кпла оединена чертеже изображен предложенный Он содержит генераторную пласт пластину возбуждения 2, разделенн дящей пластиной 3, дополнительные ны возбуждения 4-6 и дополнитель водящие пластины 7 - 10, жестко ные между собой и с пластиной 2, Пластины 3, 7 - 10 объединены таким образом,что образуют систему параллельно соединенных конденсаторов, подключенную к вход ным электродам 11 и 12, На пластине 1размещены считывающие электроды 13.Кодирование информации осушествляетсязаданием направления вектора поляризацииРпод...

Номер патента: 515157

Опубликовано: 25.05.1976

Автор: Никандров

МПК: G11C 11/00

Метки: памяти, пьезокерамический, элемент

...напряжения произойдет изгиб обе их пластин элемента памяти, причем наличие эластичного основания позволяет создать в пластинах высокие значения изгибающего момента. Однако изгибные колебания не будут длиться долго, так как высокая жесткость компаунда, в который погружена пластина 2, ограничит эти колебания практически за 1/4 периода колебаний, что позволит сформировать импульс выходного напряжения. относится к запоминающим Бель изобретения - увеличение амплитуды выходных сигналов за счет повышениякоэффициента трансформации электрического напряжения,Для ее осуществления генераторная пластина жестко соединена с корпусом элемента,На чертеже изображена конструкция предлагаемого элемента.Элемент содержит пластину возбуждения1,...

Номер патента: 515158

Опубликовано: 25.05.1976

Авторы: Ганитулин, Поляков

МПК: G11C 11/00

Метки: запоминающее, множеству, обращением, оперативное, памяти, ячеек

...- к входам блока записи-регенерации 7,Устройствэ работает следующим образом.35При пэстуглснии из устройства управлеи я ЦВ,"1 в блэк управления 9 сигнала "Обращение эосспечивается следующая последовательность работы олоков устройств.Пэ сигналу Д, (шина 25 ) эсушествля -ое". ся гашение предшествующей информации 40в регистрах 4, 10, 13, 21-24 и в регистрах адресов адресного блока 8,По сигналу Ц (шина 26) в регистрыпаадресов по координатам Х и У адресногоблока 8 производится прием адресов А и 45хА сечения, в регистры 21, 22 - прием коудэв маски по кэординатам Х и У в режиме записи, в регистры 23, 24 - прием кодов маски по координатам Х и У в режиме счит,:вания.При появлении на шине 27 блока управления 9 сигнала Я адресным блоком...

Номер патента: 515159

Опубликовано: 25.05.1976

Автор: Литуев

МПК: G11C 11/00

Метки: запоминающее, оперативное

...ксвсем третьим входам, выход второго - ко 15всем третьим входам, начиная со второгоразряда, третьего - с третьего разряда ипоследнего - с входом последнего разрядарегистра 14.Работа устройства в режимах записи и 1 Явоспроизведения информации,Перед нечепом работы в блоке 2 выяв ляются неисправности и заносятся единииь в те разряды числа блока 1 по одноименным адресам с блоком 2, в которых 25наблюдается отказ соответствуюшего резряде чиспа в бпоке 2, Отказы бпока 1 нарегистре 5 также представляются единичными состояниями.Р е ж и м з а п и с и и н ф о р м е, ц и и, По команде, при наличии кода адреса и оперативной информации в регистре14, считывается код отказа из блока 1на регистр 3 и одновременно устанавливается в состояние О...

Номер патента: 515160

Опубликовано: 25.05.1976

Авторы: Аксенов, Лаврентьев, Тимофеев, Шумилов

МПК: G11C 11/067

Метки: информации, неразрушающего, считывания

...коммутирующий сердечник (КС) 1, запоминающий сердечник (ЗС) 2 и дополнительные сердечники (ДС) 3 и 4 охваченные резистивным витком связи 5 шину считывания 6, согласно прошивающую ЗС 2 и ДС 3, шину восстановления 7, согласно прошивающую КС 1 и ДС 4 и выходную шину 8, проходящую через КС 1. При хранении информации КС 1 и ДС ходятся в состоянии остаточной положи515160 15 20 25 з Я 56 Изд 14 723 Подписное 1111111 Проектная,4 илиал ППП Патент", г. Ужгород нои намагниченности, а ЗС 2 и ДС 3, если хранится код "1, в состоянии остаточной отрицательной намагниченности, и, если хра. нится код "0",-в состоянии остаточной положительной намагниченности.Считывание информации выполняют в два такта. В первом такте - такте считывания- в шину...

Номер патента: 515161

Опубликовано: 25.05.1976

Авторы: Горячев, Мансуров

МПК: G11C 11/56

Метки: многостабильный, триггер

...0111, Для переключения его в следующее состояние (код 1011) на его входы необходимо подать сигнал 0111, В этом случае на выходе первого элемента И-НЕ 1 сформируется уровень "3 ", а на выходе первого элемента И 2 останется "Оф, поскольку теперь он будет удерживаться в закрытом состоянии нулевым уровнем с установочного входа 3. На всех входах следующего элемента И-НЕ будут уровни логических ф 1 ф, и он установится в состоянии "0. Одновременно уровень 0, поступая на вход соответствующего элемента И 2 сформирует на его выходе уровень "0", который, поступая на вход первого элемента И-НЕ 1, будет удерживать ег. в состоянии "1" и после окончания ситнала на угтановочном входе.Для установки триггераг 11 етье дстояние под 1101 необхэдин...

Номер патента: 515162

Опубликовано: 25.05.1976

Автор: Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...входов которых одержит клю одни Изобретение относится к запоминающимустройствам и может быть использовано ввычислительной технике и автоматике,Известно постоянное запоминающее устройство, содержащее дешифратор числовыхшин, выходы которого соединены с входамичисловых линеек, дешифратор числовых линеек и регистр,При возбуждении выхода дешифратловых шин возбуждается по одной входнойшине во всех тл шифраторах, дещифраточисловых шин должен обеспечить вразбольший ток, чем в случаеной числовой линейки, Этоличением потребляемой мораторе числовых шин и щифно используется 1 част дешифратора чисчисловых лии 4 (показаныисловая линейчисловой линейых блоков 6,шифраторов 8.3 (4), являи шифраторов 8,ам ключей 10ключей 10. Шифраторы 8 числовой линейки...

Номер патента: 515163

Опубликовано: 25.05.1976

Автор: Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное

...количество координатных трансформаторов и разделительных диодов, что ус О ложняет конструкцию, увеличивает трудоемкость изготовления устройства и снижает его быстродействие и надежность работы.Цель изобретения - повышение надежности и быстродействия устройства, 1Для этого в предлагаемом устройстве элементы выборки выполнены в виде многоэмиттерных транзисторов, базы и коллекторы которых соединены с выходами адресных дешифраторов, а каждая из адресных 20 токовых шин соединена с одним из эмиттеров соответствующего многоэмиттернтранзистора.На чертеже изображенопостоянное запоминающее ус Устройство содержит горизонтальные 1 и вертикальные 2 координатные шины, адресные токовые шины 3, адресный дешифратор 4 горизонтальных и адресный...

Номер патента: 516097

Опубликовано: 30.05.1976

Автор: Гладков

МПК: G11C 7/00

Метки: записи, информации, оперативную, память

...для установки режимов его работы, а также для ввода кода символов или кода адресов ячеек оперативной памяти.Блок контроля 5 предназначен для обнаружения любой запрещенной комбинации комбинированного кода. В этом случае сигнал пригодности кода не формируется,Регистр 6 содержит два триггера с обмоткой Х и два триггера с обмоткой У. Один из тригтеров с обмоткой Х регистра 6 устанавливается в положение 1 под действием единичного сигнала датчика кодов 3 в момент опроса дополнительной обмотки Х планшета 2 токовым импульсом полной амплитуды. Установка в 1 другого триггера с обмоткой Х регистра 6 происходит во время повторного опроса той же обмотки токовым импульсом меньшей амплитуды.Лналогичным образом происходит установка в 1 обоих...