G11C — Запоминающие устройства статического типа

Номер патента: 1069000

Опубликовано: 23.01.1984

Автор: Беляков

МПК: G11C 19/00

Метки: запоминающее

...21. Каждый из блоков. 4 буферных регистров имеет.информационные входы 22, управляю щий вход 23 - вход записи информаций, управляющий вход 24 - вход сдвига информации; информационные выходы 25, управляющий выход 26 - выход признака отсутствия информации в 45 буферных регистрах, управляющий выход 27 -, выход признака отсутствия свободных буферных регистров, Каждый из блоков 5 синхронизации имеет; " вход 28 - вход кода операции, вход 29 - вход сигнала "Буфер обращений пуст", вход 30 - вход сигнала фБуфер информации заполнен", выход 31 выход сигнала "Сдвиг", выход 32 ъ выходы управляющих сигналов накопителя, выход 33 - выход сигнала "Запись".Коммутатор б имеет информационные входы 34, управляющие входы 35, информационные выходы 36. Блок 7...

Номер патента: 1069001

Опубликовано: 23.01.1984

Авторы: Денисенко, Засыпкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра, к одним входам перного блока сравнения, к информационьщ входам второго регистра и к одним входам второго блока сравнения,другие входы второго блока сравненияподключены к выходам нторого регистра, выходы лесного регистра - к другим входам первого блока сравненияи нычитателя, выходы которого подключены к информационньщ входам адресного регистра и к одним нходам третьего блока сравнения, другой входкоторого янляется третьим входом устройства, выходы блоков сравненияподключены к соответствующим входамблока управления, выход накопителяпризнаков подключен к соответствующему входу блока управления и к одномувходу элемента И другой вход которого подключен к выходу накопителяданных, выход элемента И являетсявыходом...

Номер патента: 1069002

Опубликовано: 23.01.1984

Авторы: Галкин, Довгий, Калкин, Манянин, Ходосов, Шаповалов

МПК: G11C 11/14

Метки: магнитных, параметров, пленки, феррит-гранатовой, эпитаксиальной

...пленку сжимающих 60 напряжений, последние создают всесторонним радиальным давлением в плоскости пленки величиной 0,1-5 кбар.При таком режиме создания сжимающих усилий происходит изменение параметра кристаллической решетки подложки и пленки и, вследствие отличия откуля константы магнитострикции пленки (эффекта магнитострикции), :.роисходит изменение целого ря.,а ее емагнитных параметрон. одноосной анизотропии, характеристической длины,намагниченности насыщения, шириныстрайпа, диаметра одиночного ЦМД,плотности решетки ЦМД и т.д.Нижний предел 0,1 кбар выбраниэ услония начала влияния данления намагнитные параметры, а верхний 5 кбаропределяется прочностью эпитаксиальной пленки.На чертеже приведены зависимостимагнитных параметров...

Номер патента: 1069003

Опубликовано: 23.01.1984

Авторы: Волощенко, Давыдов, Кашуба, Петренко

МПК: G11C 19/00

Метки: регистр, статический

...обеспечения записи информацииВ прямом й обратном коде.Пастанленная цель достигается тем,что в статический регистр, содержащий 33и разрядон, каждый из которых состоит из элемента-И-НЕ,. Выход которогоСОЕДИНЕН С ПЕРВЫМ ВХаДОМ ПЕРВОт"О ЗЛЕмента И, первый вход элемента И-НЕсаецинен с первым нходом второго зле-";мента И, выход которого подключен кпервому входу элемента ИЛИ, и элементИЛИ-НЕ, абаий для всех разрядов. первую и вторую управляющие шины записи,Входных информационных шин и и вы- ,хац-;ых шкн, дополнительно нведены дваэлемента задержки, причем прямой выход элемента. ИЛИ-НЕ через первый зле=мент задержки соединен с вторыми Вхадамк вторых элементов И нсех разрядов,инверсный Выход элемента ИЛИ-НЕ соединен с нторыми входами...

Номер патента: 1070604

Опубликовано: 30.01.1984

Автор: Костюк

МПК: G11C 11/40

Метки: варианты, ее, памяти, ячейка

...сток которого подключен к шине питания, управляюркий транзистор, исток которого соединен с затвором запоминающего транзистора, конденсатор, одна обкладка которого соединена с затвором управ" ляющего транзистора и подключена к тактовой шине, другая обкладка конденсатора соединена со стоком управляющего транзистора и истоком запоми нающего транзистора, дополнительно содержит второй ключевой транзистор и усилительный транзистор, затвор которого. соединен с затвором запоминающего транзистора, его сток соединен с шиной питания, а исток соединен со стоком второго ключевого транзистора, исток и затвор которого бО являются соответственно третьим и четвертым входами ячейки, сток первого ключевого транзистора соединен с истоком или стоком...

Номер патента: 1070605

Опубликовано: 30.01.1984

Авторы: Зиновьев, Пятошин, Семаков, Тузиков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...И - я подматрица образова.на из нулевой матрицы порядка иединичной матрицы порядка и и приписанной снизу строки из П единиц.первая и й - я подматрицы проверсчной матрицы соответствуют контрольным разрядам, а.остальные ("1 -2)инФормационнич.Например, проверочная матр 1 лцан соответствии с которой вы 11 олненысоединения на Фиг, 1 имеет слеп".:-ющий вид". 1000 1000 1000 0000 0100 0100 0100 ОООО 0010 0010 0010 ОООО 0001 0001 0001 1000 0000 0001 ОООО 1000 0100 1000 0000 0100 0010 0100 1000 0010 0001 0010 0100 0001 0000 0001 0010 1111 два другими контрольныи выходамиустройства.На Фиг, 1 а,б,.в,г показана структурная схема устройства для исправления ошибок в й блоках памяти (дляй = 4 и о: 4); на Фиг, 2 - структурнаясхема генератора кода...

Номер патента: 1070607

Опубликовано: 30.01.1984

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...303 Нр. Мой БО ОЗУ) Выходы кото-ОГО ПОЛК,.:СаЕЦЬ К ПЕ:НОМУ ДЕШИфт;атОру 3 (2 - 4) . К "РЛТ Ктору 4 (2 П -ттт ).(:зт . рому ле:фрд тору 5 ( 2 -т 4 исумматору б о модую "Ва, Первь:йВХОД ДЕ:.И",Эра тсра э СВЯЗан с УправляЮЯим входом с.- лРкторс 4 . БыхОД Дешифа -о;За 3, имеюг:.Ий ст ат, с 2 г выходыселсктора 4, г.умматсра б по модлюД 3 а и ОГИ Ц 313 ВЫХОДОВ Т 3 ВОИга -ОГОсчгтт гика 2 тгодк 1:Очены к коцтоолируе-й БИО )чу 7 и Явтяются выходамиустрст.Стза. Бь:ход генератора 1 тактогг;.1.3 ЬСО. СОЕтиЕ- С СИНХРОЗвДЭ : 01ЦаТ/НОГО а ВЛИ 3 саТОРа 6 г ИНО,;МагиоПй В(ОД КОТО)ЭОГО ПОДКЛО:ец .; Выходу Б ОЗУ 7, а входгЭТ, СГО 1ОГО 1 СДКЛЮЧЕН К ВЬЗхоту 3 ц В 315 юегтуся стар им раз 1 эядомЛВОичгОГО счетгика 2 и к Второмувходу сумматора б по модулю...

Номер патента: 1070608

Опубликовано: 30.01.1984

Авторы: Петровский, Полукеев, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...5задержки, элемент НЕ и дешифраторкоманд, входы которого подключенысоответственно к первым входам первого и второго элементов И, к одномуиз входов РВ -триггера, выходу последнего разряда первого и информационному входу второго регистров сдвига,к выходу второго разряда второгорегистра сдвига, к тактовым входампервого, второго и информационномувходу третьего регистров сдвига ивыходу первого элемента ИЛИ, первыйвход которого соединен с информационным входом первого регистра и другим входом Р 5-триггера,. а второй2 Овход - с выходом второго разрядатретьего регистра сдвига, выход первого разряда которого подключен квторому входу второго элемента И,а установочный и тактовый входы -соответственно к выходу элемента НЕи установочным входам...

Номер патента: 1070609

Опубликовано: 30.01.1984

Авторы: Балахонов, Огнев, Цурпал

МПК: G11C 29/00

Метки: запоминающее, резервированное, самоконтролем

...производятся его контроль и диагностикас целью обнаружения и локализациивсех дефектных запоминающих элементов. Для обнаружения и локализации дефектных запоминающих элементов,возникающих в процессе эксплуатацииустройства, проводятся дополнитель"ные контроль и диагностика, проведение которых облегчается и упротцается20 25 30 35 45 50 55 60 40 наличием оперативного контроля правильности работы адресных цепей устройства во время обращения.В случае обнаружения деФектов, приводящих к неправильной работе дешифраторов, запоминающих элементов, ключей выборки, строк, столбцов, уси. лителей считывания и т.д., произвоится отключение дефектной строки столбца) и подключение исправной резервной. Порядок замены дефектных строк, столбцов одинаков...

Номер патента: 1070610

Опубликовано: 30.01.1984

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...устройства, вход 21 разреше" ния записи и вход 22 разрешения считынания первого регистра, Крометого, устройство содержит блок 23сравнения с одними из входов 24,блок 25 суммирования сигналов ошибокс одними из входов 26 и блок 27 обнарукения ошибок. Позициями 28 и 29обозначены соответственно одни идругие выходы первого регистра. Устройство содержит также первый 30и второй 31 дешифраторы, предназначенные для декодирования первого ивторого признаков ошибок соответственно, формирователь 32 сигналовошибок,. постоянный накопитель 33с входами 34, блок 35 приоритета свходами Зб, первый блок 37 коррекции ошибок с входами 38 и 39, второй блок 40 коррекции ошибок с входами 41 и 42 и выходаи 43 и 44 и третий регистр 45Блок обнаружения ошибок содержит...

Номер патента: 1072094

Опубликовано: 07.02.1984

Авторы: Битнер, Васильев, Галанский

МПК: G11C 11/00

Метки: запоминающего, элемента

...В нем МДМ-структурой, после основного формования проводится дополнительное Формование МДМ-структуры путем заполнения корпуса газовой сме- . сью состоящей из 99,0-99,5% инертного газа и 0,5-1 кислорода при давлении 10 -10 ПА и подачи на корЭ 4пус напряжения, равного напряжению в режиме основного Формования.Процесс изготовления ЗЭ состоит из следующих операций.На диэлектрическую подложку методом термического испарения в вакууме наносится пленка алюминия толщиной 200 нм, затем также методом термического испарения напыляется защитный слой из моноокиси кремния толщиной 1 мкм. Назначение этого слоя -ограничение размеров рабочей области и предотвращение краевых пробоев тонкопленочной МДМ-структуры. Далее наносится слой рабочего диэлектрикаиз...

Номер патента: 1072095

Опубликовано: 07.02.1984

Авторы: Киселева, Кубраков, Свенский, Червоненкис

МПК: G11C 11/14

Метки: магнитных, магнитов, миниатюрных, неоднородных, полей, постоянных

...нормали к гранатовой пленке приводит к расширению энергетически выгодных доменов в которцх надравление вектора намагниченности совпадает с направлением однородного поля) эа счет энергетически невыгодных,.Новому положению домеивых границ соответствует значение нор-мальной составляющей поля Н 4 , равное по величине и противоположное по .знаку полю Яо . Таким образом, Фиксируя координаты доменных границ в Функции от значения поля На можно построить топограмму нормальной составляющей поля исследуемого миниатюрного магнита.Устройство работает следующим образом.Параллельный пучок света от ис. точника 1, и ой я че есколькими параллельным фь ыми феррогранатбпро дя через поляриза- выми пленками, разделенными прозрачтор 2, становится линейно...

Номер патента: 1072096

Опубликовано: 07.02.1984

Авторы: Басов, Плотников, Сагитов, Селезнев

МПК: G11C 11/42

Метки: запоминающее, оптоэлектронное

...и оптически связаны с фокусирующим блоком, излучатели второй группы подключены к выходу первому адресного регистра и оптически связаны с фокусирующим блоком, Фотоприемники второй группы подключены к второму регистру адреса, выходы которого подключены к первым входам элемента памяти, фотоприемники третьей группы подклю" чены к второму входному регистру, выходы .которого подключены к вторым входам элемента памяти, излучатели третьей группы подключены к выходному регистру, входы которого подключены к выходам элемента памяти.Устранение связи накопительных блоков с первыми выходным и входным регистром посредством электрических проводов повышает помехозащищенность работы устройства. Свет воспринимают не сами элементы памяти, а...

Номер патента: 1072097

Опубликовано: 07.02.1984

Авторы: Монтыцкий, Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...и по числу трансформаторов усилительные 4 и шунтирующие 5 транзисторы, причем один из концов обмотки считывания каждого иэ трансформаторов 2 подключен к шине нулевого потенциала, а другой - к базе соответствующего усилительного транзистораи-р-и-типа 4, эмиттер которого подключен к шине нулевого потенциала,а коллектор соединен с коллекторамисоответствующих усилительных транзисторов других числовых линеек 1 и через резистор 6 подключен к шине питания, Базы шунтирующих транзисторов 5, соответствующих каждой числовой линейке 1, объединены. Выходы ключей 3 выборки числовых линеек 1 через резисторы 7 подключены к шине питания. Устройство содержит дополнительный резистор 8 и развязываю.щие трансформаторы 9, Один конец первой обмотки каждого из...

Номер патента: 1072098

Опубликовано: 07.02.1984

Авторы: Андрианов, Горохов, Матвейцев

МПК: G11C 17/00

Метки: емкостного, запоминающего, накопитель, постоянного, типа, устройства

...требования кточности изготовления и установкиперфокарт, к защите от пыли и другихзагрязнений, что приводит к усложнению запоминающего устройства и снижению надежности, Кроме того, при использовании перфокарт любых видовпри внесении изменений необходимоизготавливать новую перфокарту, что 45требует дополнительных затрат времени.Цель изобретения - уменьшениевремени смены информации. Поставленная цель достигается тем, что в накопителе для постоянного запоминающего устройства емкост ного типа, содержащем перпендикулярно перекрещивающиеся изолированные адресные и разрядные шины, разрядные 55 шины в местах перекрещивания выполнены в виде круглых стержней, а адресные шины для кода 1 - в виде виткоь провода, навитого на данные стержни,...

Номер патента: 1072099

Опубликовано: 07.02.1984

Авторы: Варшавский, Цирлин

МПК: G11C 19/34

Метки: двухфазный, триггер, шестистабильный

...двухфазный многостадийный триггер, содержащий Б (по числусостояний) элементов ИЛИ, И элементов НЕ, 2 И элементов И и И входныхшин С 13 .Недостатком известного устройстваявляетсясложность схемотехническойреализации.Цель изобретения - упрощение двух фазного шестистабильного триггера.Поставленная цель достигается тем,что в двухфазном шестистабильном триггере, содержащем первый элемент ИЛИНЕ, восход которого соединен с первыми 15входами первого и второго элементовпервый и второй входы первого элемента ИЛИ-НЕ соединены с выходами 1 соответственно третьего и четвертого элементов И, выходы пятого, перво го И второго элементов И подключены кпервым входам соответственно второго,третьего и четвертого элементов ИЛИНЕ выход третьего элемента...

Номер патента: 1072100

Опубликовано: 07.02.1984

Авторы: Бухштаб, Васильева, Гал, Куликов, Малютин, Тимофеев, Токарев, Фиошкина

МПК: G11C 11/14, G11C 19/08

Метки: регистр, сдвига

...и высококоэрцитивную магнитную пленку с низкокоэрцитивыым каналом продвижения ПМД, состоящим из чередующихся областей перехода и удержанияПМД, магнитосвязанных с управляющими 5 шинами удержания ПМД, и управляющиекатушки индуктивности продвижения инаправления, магнитосвязанные с областями перехода и удержания ПМД,области перехода низ кокоэрцитивногоканала продвижения ПМД выполнены пилообразной зубчатой формы.На фиг, 1 схематически изображенучасток регистра сдвига с чередующимися областями удержания и перехода; на Фиг. 2 а - Е - положениеПМД в различные такты его распространения по регистру.Регистр сдвига содержит низкокоэрцитивный канал 1 продвижения ПМД,окруженный высококоэрцитивным массивом пленки 2. Канал 1 состоит...

Номер патента: 1072101

Опубликовано: 07.02.1984

Авторы: Андреев, Мелихов, Николайчук, Шептебань

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...известного устройстваявляется низкие быстродействие и точность, обусловленные тем, что припереключении каждого из запоминающих элементов в режим хранения,напряжение .на его выходе изменяется от нулевого значения до значениязапомненного напряжения. В режимехранения цепью обратной связи охватываются два последовательно включенных усилителя запоминающего элемента, Это приводит к значительномупереходному процессу и затягиваниювремени установления выходного напряжения, что снижает быстродействиеустройства. Кроме того, наличиеключей, не охваченных цепью стабилизирующей обратной связи, между выходом устройства и выходами запоминающих элементов приводит к появлению дополнительной погрешности в выходном сигнале.Наиболее близким по...

Номер патента: 1072102

Опубликовано: 07.02.1984

Автор: Беспалов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...соответственно к вторым входам первого и второго блоков сравнения, введены элементы задержки, элементы И, второй, третий и четвертый триггеры, первые входы которых соединены с вторым входом дешифратора и подключены к входу первого элемента задержки, выход которого соединен с первыми входами второго и третьегоэлементов И и с входом второго элемента задержки, выход которого соединен с первым входом четвертого элемента И, выход последнего соединен с вторым входом второго элемента ИЛИ, второй вход второго элемента И соединен .с выходом первого блока сравнения, второй вход третьего элемента И соединен с выходом второго блока сравнения, выход первого элемента ИЛИ подключен к второму входу второго триггера, выходы второго и третьего...

Номер патента: 1073796

Опубликовано: 15.02.1984

Автор: Кугаро

МПК: G11C 7/00, G11C 8/12

Метки: выборки, информации, матричного, накопителя

...предэаряда соединенс второй разрядной шиной, дополни"тельно затворы первого и второготранзисторов предзаряда подключенык первой управляющей шине,их стокиподключены к шине питания, а затворы ключевых транзисторов первойи второй групп соединены с второйуправляющей шиной.На чертеже представлена принципиальная схема предлагаемого устройства,Устройство для выборки информациииз матричного накопителя содержитключевые транзисторы 1-6, затворыкоторых объединены и подключены квторой управляющей шине 7, к первойуправляющей шине 8 подключены затворы первого 9 и второго 10 транзисторов предэаряда, их стоки объединены и подключены к шине питания 11,ключевые транзисторы 1, 3 и 5 составляют первую группу, их истокиобъединены и подключены к первой...

Номер патента: 1073797

Опубликовано: 15.02.1984

Авторы: Диженков, Кузьменко, Лисица

МПК: G11C 11/14

Метки: запоминающих, магнитных, накопителей, пленках, устройств, цилиндрических

...из стеклотекстолита или заливки компаундом в процессе изготовления матриц. Кроме того, сборка пакета. из матриц с предварительно извлеченными технологическими струнами привоцит в процессе дальнейших технологических операций с полученным пакетом до заполнения соленоидов числовых обмоток стержнями с ферромагнитным покрытием к повреждению торцов полученных пакетов и засорению каналов, что делает невозможной операцию заполнения каналов стержнями и снижает процент выхода годных накопителей. 5 10 15 20 25 ЗО 35 0 50 55 60 Целью изобретения является повышение надежности изготовления накопителей.Поставленная цель достигаетсятем, что согласно способу изготовления накопителей для запоминающихустройств на цилиндрических магнитных...

Номер патента: 1073798

Опубликовано: 15.02.1984

Авторы: Головков, Рыбин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекциине только данных, но и контрольныхразрядов и наличием ряда инверторовдля согласования по фазе входных ивыходных данных.Цель изобретения - экономияоборудования и повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для коррекции 65 ошибок, в блоках памяти, содержащеепервый регистр, выход которого подключен к первому входу генераторасиндромов и первому входу корректораданных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромон, входы первого и второго;регистров являются соответственновходами...

Номер патента: 1073799

Опубликовано: 15.02.1984

Авторы: Самойлов, Фокин, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...обусловлена наличием последовательной цепи, состоящей изшифратора, схемы сравнения, дешифратора и выходного регистра числа.Другим недостатком укаэанногоустройства является искажение выходной информации в случае отказа вотдельных узлах устройства, напримерв шифраторе, схеме сравнения или вдешифраторе, что снижает надежность.Цель изобретения - повышение быстродействия и надежности устройстваза счет исправления однократныхошибок не только в разрядах основнойи избыточной памяти, но и в другихблоках устройства и уменьшения глубины декодирования за счет увеличений,количества разрядов избыточной памяти 1Поставленная цель достигается тем,что в запоминающее устройство с коррекцией однократных ошибок, содержащее основной и дополнительный...

Номер патента: 1075310

Опубликовано: 23.02.1984

Авторы: Гриц, Лупиков, Маслеников, Светников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются вторые входы триггеров.На чертеже изображена функциональная схема предложенного устройства.Устройство содержит накопитель 1,регистры 2, счетчик 3 адреса записи,счетчик 4 адреса считывания, блок 5задания приоритетов обращений, счетчик б слов, селекторы 7, триггеры 8,элементы И 9, дополнительные счетчики 10 адреса считывания, дополнительные счетчики 11 слов, первый 12,второй 13 управляющие входы и входы14 обращения устройства,Число регистров 2, селекторов 7,триггеров 8, счетчиков 4 и 10 адреса считывания и.счетчиков б и 11слов соответствует числу внешнихблоков обработки (не показаны), вкоторые выдается информация иэ буферного запоминающего устройства.Еслив различных сеансах работы устройства характер распределения каналовпо...

Номер патента: 1075311

Опубликовано: 23.02.1984

Авторы: Андреев, Иванов, Косов, Плаксина, Потапов, Рощина, Савельев

МПК: G11C 11/14

Метки: доменной, памяти

...И 14, первый вход 15 которого подключен к выходу блока 4 считывания, а второй его вход 1 б - к шине 17 сигнала разрешения считывания, Информационный выход числового регистра 7 подключен к первому входу 18 третьего элемента И 19, второй вход которого 20 подключен к шине 21 сигнала разрешения записи.Устройство управления для доменной памяти работает следующим образом.Перед началом работы соответствующие блоки (блок 1 записи, блок 4 считывания, адресный накопитель 5, числовой регистр 7) устанавливаются в исходное состояние (блоки, обеспечивающие установку в исходное состояние не показаны). При этом в адресном накопителе 5 хранится информация о годных или дефектных кольцевых инФормационных регистрах 3. Годному регистру 3 соответствует...

Номер патента: 1075312

Опубликовано: 23.02.1984

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также...

Номер патента: 1075313

Опубликовано: 23.02.1984

Авторы: Абрамов, Киселев, Ляпинский, Родин

МПК: G11C 29/00

Метки: коррекции, обнаружения, одиночных, ошибок

...для формирования контрольныхбитов кода Хэмминга и битов синдрома, дешифраторы, входы которых подключены к выходам логического блока,а выходы - к первым входам логических элементов, реализующих функциюИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входыкоторых поступает информация.из памяти, а с выходов элементов ИСКЛЮЧАКМЦЕЕ ИЛИ информация через инверторыпередается на выходную магистральданных (2).выходам блока формирования контрольных сигналов,На Фиг. 1 изображена структурнаясхема устройства для обнаружения икоррекции одиночных ошибок; нафиг. 2 - возможный вариант выполненияФормирователя контрольных сигналовдля двух разрядов.Устройство (фиг, 1) содержит блок1 формирования контрольных сигналов,служащий для формирования разрядовсиндрома.и...

Номер патента: 1076001

Опубликовано: 23.02.1984

Авторы: Вильбар, Мадхукар

МПК: G11C 11/42

Метки: интегрального, матричного, накопителя, памяти, ячейка

...элементов и двух адресныхшин 1 .Наиболее близкой к предложеннойявляется ячейка памяти, содержащаясловарную и разрядную шины, шинуопорного потенциала и последовательно соединенные ключ и накопительзарядов, причем один вывод ключаи резистора соединены соответственно с разрядной шиной и шиной опорного потенциала 2 .Известная ячейка памяти занимает большую площадь.Целью изобретения является повы Ошение степени интеграции ячейки.Поставленная цель достигаетсятем, что в ячейку памяти для интегрального матричного накопителя, со"держащую словарную и .разрядную шины, шину опорного потенциала и последовательно соединенные ключ и накопитель зарядов на конденсаторе ирезисторе, причем один вывод ключаи резистора соединены соответственно с разрядной...

Номер патента: 1076947

Опубликовано: 28.02.1984

Авторы: Вартанов, Круглова, Лашевский, Неустроев

МПК: G11C 11/10

Метки: запоминающее, полупроводниковое

...ОЗУ и ПЗУ. Входы дешифраторов 25 столбцов накопителей ОЗУ и ПЗУ также соединены с соответствующими адресными шинами, их управляющие входы - с управляюгцей:пипой, выходы - с соответствукнцими шинами столбцов накопителей ОЗУ и ПЗУ соответственно 12.Однако известное техническое решение является избыточным и приводит к большим аппаратурным затратам из-за наличия двух полных дешифраторов строк.Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что в полупроводниковом запоминаюгцем устройстве, содержащем первый и второй накопители, входы первых групп которых 4 О являются соответственно входами первой и второй групп устройства, входы вторых групп первого и второго накопителей соедичены соответственно с выходами...

Номер патента: 1076948

Опубликовано: 28.02.1984

Авторы: Жегульская, Молодцов, Мурашев, Феденев

МПК: G11C 11/14

Метки: запоминающего, информации, накопителя, оперативного, устройства

...очень неудобна,трудоемка и неоправдана, так как прокладки сохраняют только шаг между струнами,а в сохранении натяжения струн при установке плетеных матриц в приспособлениенет необходимости, ибо соленоид в матрице уже сформирован и изменить форму исвое положение относительно других соленоидов матрицы не может,Установка крайних, базовых струн впазы гребенок приспособления толькопосле приклейки на них технологическихпрокладок и обрезки с рамки отрицательно сказывается на качестве сборки пакетаматриц.Цель изобретения - повышение надежности изготовления накопителя информации для оперативного запоминающего устройства путем повышения точности шагамежду соленоидами пакета плетеных матриц.Поставленная цель достигается тем, чтосогласно способу...