Запоминающее устройство с самоконтролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 11)1001174(22) Заявлено 05, 10,81 (21) 3342361/18-24 И)М Кд 3 с присоединением заявки Нов 6 11 С 11/00 Государственный комитет СССР но делам изобретений и открытийОпубликовано 280283. Бюллетень Йо 8 Дата опубликования описания 2802,83(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С.САМОКОНТРОЛЕ к запоми щее устройство ое содержит е блоки, вход торы, коммутамодулю два, внения и блок этого устройства явь и низкое быстродей-,Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с самоконтролем, содержащее идентичные блоки памяти, схеьы поразрядного сравнения, формирователь сигнала отказа, блоки контроля, блок задержки строба считывания, входные шины, управляющую шину и выходные шины, причем выходы блоков памяти соединены с информационными входами блоков контроля, входы схем поразрядного сравнения соединены с выходами блоков памяти, контроля и блока задержки строба, а выходы схем поразрядного. сравнения соединены с выходными шинами и первым входом формирователя сигнала отказа, другие входы которого соединены с выИзобретение относится:щим устройствам.Известно запоминаюс самоконтролем, которидентичные эапоминающиные и выходные коммутатор, блоки свертки поблок поразрядного срауправления 1 ),Недостаткамиляются сложностствие. ходами блоков контроля, выходы формирователя сигнала отказа соединены с управляющими входами блоков контроля и одним иэ входов блока задержкистроба считывания, другой вход кото- . рого соединен с управляющей шиной 1 2.).Недостатком этого устройства является низкое быстродействие вследствие того, что блок задержки стробу считывания задерживает управляющий сигнал на максимально допустимое время, необходимое для выборки информации из блоков памяти, хотя реальное время выборки информации оказывается значительно меньшим.Цель изобретения . - повышение быст родействия запоминающего устройства.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блоки памяти, блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен к управляющему выходу схем сравнения, а другие входы соединены с выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов отказа подключен к первым управляющим входам блоков контроля, информа 1001174ционные входы которых соединены с выходами блоков памяти, вход блока задержки и информационные выходы схемы сравнения являются соответственно управляющим входом и выходами устройства, введены генератор сигналов и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые входы элементов И соединены соответственВ с выходами блоков памяти, а выходы - 10 соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к входу блока задержки, выход которого соединен с вторыми управляющими входа ми блоков контроля.На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит блоки 1 памяти, схему 2 сравнения, формирователь 20 3 сигналов отказа, блоки 4 контроля, блок 5 задержки, управляющий вход б, адресные входы 7 и выходы 8 устройства, генератор 9 сигналов и. элементы И 10 по числу выходов блоков памяти.Устройство работает следующим образом.При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б, запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей ин формации. Если переходные процессы в блоках 1 памяти еще не закончились, то информация на выходах блоков 1 случайна и не одинакова, при этом всхеме 2 сравнения нет совпадения ин формации. Следующий сигнал с выхода гейератора 9 вновь разрешает прохождение информации из блоков 1 через элементы И 10 в схему 2, и так до того момента, пока переходные процесО сы в блоках 1 не закончатся и . на выходах блоков 1 памяти не установится истинная информация. При этом в случае исправной ра. боты при приходе очередного сигнала с генератора 9 в схеме 2 сравнения происходит совпадение информации, схема 2 выдает сигнал о совпадении в формирователь 3, информация из блоков1 считывается на выходы 8.В случае неисправной работы одного из блоков 1 в схеме 2 сравнения по сигналам от генератора 9 не происходит совпадения информации. Тогда через максимальное время, необходи мое для завершения переходных процес- сов в блоках 1, на выходе блока 5 появляется сигнал, запускающий блоки 4, которые производят свертку поступающей из блоков 1 информации и срав. нение результата с контрольными разрядами, хранящимися в блоках 1. На выходах блоков 4 появляются сигналы об исправности или неисправности блоков 1 памяти, которые одновременно со считанной из блоков 1 информацией поступают в схему 2, разрешают прохождение информации.на выходе 8 от исправного блока 1 и блокируют информацию с неисправного блока 1.Таким образом, через схему 2 про:изводится выдача верной информации на выходы 8.При этом формирователь 3 формирует сигнал о наличии в блоках 1 ошибки,Следовательно, в предлагаемом запоминающем устройстве с самоконтролем при его исправной работе быстродействие определяется реальными задержками в блоках 1 памяти. В случае отказа одного из блоков 1 памяти быстродействие устройства - не ниже быстродействия прототипа.Технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по сравнению с прототипом.Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее блоки памяти, блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен к управляющему выходу схемы сравнения, а другие входы соединены с выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов отказа подключен к первым управляющим входам блоков контроля, информационные входы которых соединены с выходами блоков памятИ, вход блока задержки и информационные выходы схемы сравнения яв: ляются соответственно управляющим входом и выходами устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены генератор сигналов и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые вхо-, ды элементов И соединены соответственно с выходами блоков памяти, а выходы - соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к вхо1001174 Составитель Т.Зайцеваич Техред Т,маточка Редактор А.В рректор В,Б дписное 06/60 Тираж 592 По ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., каз лиал ППП "Патентф, г.ужгород, ул.Проектная, 4 ду блока задержки, выход которого соединен с вторыми управляющими входами блоков контроля,Источники информации,принятые во внимание при экспертизе 1АвторскоеР 589623, кл. С 2. АвторскоеЛ 696545, кл. С (прототип),свидетельство СССР11 С 29/00, 1978.свидетельство СССР11 С 29/00, 1979