Патенты с меткой «программируемая»

Номер патента: 739651

Опубликовано: 05.06.1980

Авторы: Алексеенко, Рувинский

МПК: G11C 15/04

Метки: логическая, матрица, программируемая

...слов подключены ксоответствующим шинам связи.На чертеже изображена схема предложенной матрицы,гоПрограммируемая логическая матрицасодержит матричный дешифратор 1, состоящий из входных шин 2, шин 3 связи,шины 4 нулевого потенциала и МОПтранзисторов 5, матричный формирователь 25слов 6, состоящий иэ разрядных шин 7,выходной шины 8 и МОП-транзисторов 9,и распределитель импульсов 10.Входные шины 2 пересекают о + 1шины связи 3, между которыми могутбыть расположены транзисторы. Перваяиз+ 1 шин является выходной шиной9 с нагрузочным транзистором 11, апоследняя . - шиной нулевого потенциала4.т разрядных шин 8 включены параллельно упомянутым входным шинам 2.Для упрощения чертежа приведенаматрица с потенциальным питанием, однако,. все...

Номер патента: 935945

Опубликовано: 15.06.1982

Авторы: Асцатуров, Лысиков, Пыхтин, Щетинин

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...переменной(или ее отрицания) равносильно прерыванию данной связи. 30Матрица элементов И 2 (фиг. 6), запрограммированная предложенным способом для обеспечения работы ПЛМ в режиме ОДСслужит дпя вырабтки логических произведений - членов ДНф и 35ссдержитгЕ=8 И-вкодных ( м) элемютов И 34-41. На входы каждогоэлемента И поступают сигналы с выходов соответствующей группы элементовИЛИ второго блока прерывания избыточных связей ( Х,Х 2.1 1 Х ( 1, Х1 ф 1 ХХ 1 Х 1Х, 1 ХХЯ,1 ,Хд Х1 Х Хг 2 Хя1 Х 1 ХХэ ХВыходы элементов И У, соединены 45с первыми входами первого блока прерывания избыточных связей 10,Первый блок прерывания избыточныхсвязей 10 служит для селективного прот-раммного логического маскирования сигна 50лов-0 на промежуточных шинах ПЛМи...

Номер патента: 993246

Опубликовано: 30.01.1983

Авторы: Качков, Лысиков, Митюхина

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...выполнения матрицы элементовИ и матрицы элементов ИЛИ; на фиг. 4 функциональная схема второго варианта выполнения логического блокаи блока местного управления.Программируемая логическая матрица (фиг. 1) содержит элементы НЕ 1,матрицу 2 элементов И, матрицу 3 элементов ИЛИ, логический блок 4 иблок 5 местного управления. Логический блок содержит (фиг. 2) первый би второй 7 элементы И, первый 8и второй 9 элементы И 31 И. Блок местного управления содержит (фиг, 2)третий 10 и четвертый 11 элементыИЛИ, третий 12 и четвертый 13 элементы И и триггер 14.На фиг. 3 изображены элементы НЕ15-19, матрица элементов И 20-31с пятью входами и двенадцатью выходами и матрица элементов ИЛИ 32-34с двенадцатью входами и тремя выходами,На фиг. 1, фиг. 2 и...

Номер патента: 1003144

Опубликовано: 07.03.1983

Автор: Лемберский

МПК: G11C 17/00

Метки: запоминающая, матрица, программируемая

...2, На чертеже обозначены информационные входы 3 матрицы, промежуточные шины 4, выходные шины 5. Устройство содержит также инвертирующий МОП-транзистор 6, Зф нагрузочный МОП-транзистор 7, группу нагрузочных МОП-транзисторов 8 и выходные транзисторы 9. На чертеже обозначены также тактирующий вход 10 матрицы и шина 11 питания. 35Программируемая запоминающая матрица работает следующим образом,На входы 3 подают входное слово, в результате чего все транзисторы стоки которых подключены к запрограммированной на данное слово шине 4, запираются и нэ выходе этой шины 4 устанавливается сигнал "1", После этого на тактирующий вход 10 подается сигнал "1", При этом на выходе каждойнечетной из шин 5 появляется сигнал "0", если на пересечении этой шины...

Номер патента: 1019589

Опубликовано: 23.05.1983

Автор: Костенков

МПК: H03H 7/30

Метки: задержки, линия, программируемая

...третий резистор 7 - с шиной 13 отрицательного напряжения.Каждая ячейка 3 и 4 - 1 - : 4 - К управляется сигналом, поступающим на ее вход 15 управления. Этот сигнал управления может быть произвольным и соответствует элементной базе объекта, от которого про изводится управление предлагаемым устройствомНазначение согласующих элементов 16- согласование сигнала управления с характеристиками переключателя тока, выполненного в ячейках 3 и 4 в 1+4 в на транзисторах 17 и 18 и третьем резисторе 7.Будем считать, что управление ведется некоторыми, потенциальными сигналами, один из которых соответствует уровню Логический нуль, а другой - уровню Логическая единица. На прямом и инверсном выходах согласующего элемента 16 ячеек 3 и 4 - 1 в : 4 - К при...

Номер патента: 1020989

Опубликовано: 30.05.1983

Авторы: Глебов, Кошкин, Мещеряков, Шумилов

МПК: H03K 19/08

Метки: логическая, матрица, программируемая

...матрицы ИЛИ, .т.е путем многократного использования одних и тех5 же термов, сформированных матрицей и,Поставленная цель достигается тем,что в программируемую логицескую матрицу, содержащую М входных шин, под 10.включенных к соответствующим М-К-одноразрядным дешифраторамвыходы которых соединены с соответствующими входами матрицы И, а также матрицу эле.ментов ИЛИ, выходы которых являются15вйходами устройства, дополнительновведены -разрядный двоичный дешифратор иключевых элементов, информационные входы которых соединены с выходами матрицы элементов И,20а их управляющие входы с выходамиК-разрядного двоичного дешифратора,входы которого соединены с соответствующими К-входными шинами, выходыключевых элементов соединены с соответствующими...

Номер патента: 1119081

Опубликовано: 15.10.1984

Авторы: Кондрусев, Кочкарев

МПК: G11C 17/00

Метки: логическая, матрица, программируемая

...ограничитель"ные элементы, выполненные на резисторах, одни выводы которых подключены к соответствующим горизонтальным шинам, а другие - к шине питающего напряжения, элементы ИЛИ, входы которых соединены с Ъ-з горизонтальными шинами (1 э(1) в соответствии с программируемой функцией,а выходы являются выходами программируемой логической матрицы, введены б дополнительных элементов НЕ,входы дополнительных элементов НЕподключены к з горизонтальным шинам, а выходы являются дополнительными вертикальными шинами, и з,(Ъ-з)дополнительных элементов связи, выполненных на диодах, аноды которыхподключены к (Ж) горизонтальным .шинам, а катоды - к дополнительнымвертикальным шинам в соответствии стпрограммируемой функцией,На фиг,1 приведена схема...

Номер патента: 1159066

Опубликовано: 30.05.1985

Авторы: Брезгунов, Плахтеев

МПК: G06K 7/00, G11C 15/04

Метки: логическая, матрица, программируемая

...блока сравнения ивькодаии третьего регистра, входыкоторого соединены с соответствующими горизонтальными шинами второйматрицы и входами второй группывходов блока сравнения, выход кото- .рого соединен с первым входом блокауправления, второй вход которогоявляется выходом сигнала ошибкипрограммируемой логической матрицы,третий выход. соединен с управляющими входами первого и четвертогорегистров, четвертый выход соединен с управляющим входом третьегорегистра, второй вход, блока управления соединен с управляющимвходои второго регистра и является сннхровходом программируемойлогической матрицы, третий входсоединен с установочными входамирегистров и е управляющими входамикоимутаторов и является управляющимвходом програимируемой логической....

Номер патента: 1193789

Опубликовано: 23.11.1985

Авторы: Лебедева, Шашихин

МПК: H03K 5/153

Метки: задержки, линия, программируемая

...11 нулевого состояния снимается сигнал,запрещающий прохождение импульсовтактовой частоты от генератора 5тактовых импульсов через элемент И12, в результате последний выоабатывает сигнал, устанавливающий оперативное запоминающее устройство 1в режим считывания,При нулевом состоянии счетчика 6номера отвода с прямого выхода деширатора 11 нулевого состоянияпоступает сигнал на элемент И 12,разрешающий прохождение через негоодиночного импульса тактовой частоты, на время .присутствия которогооперативное запоминающее устройство1 установлено в режим записи и проис.ходит запись входного сигнала в оперативное запоминающее устройство 1,При состояниях счетчика номера отвода 6 от 1 до И вычитатель 9 последовательно во времени Формирует Яадресов...

Номер патента: 1251313

Опубликовано: 15.08.1986

Авторы: Баштовой, Пукалов, Розенсон, Чернобильский

МПК: G01R 27/00, H03M 1/00

Метки: мера, многозначная, программируемая, сопротивления, электрического

...одновременном упрощении устройства. Для достижения данной цели в устройство, содержащее декады 47 - 50 (пт=2 п) резисторов и входящие в них резисторы 7 - 46, управляемые потенциальные ключи 51 - 94, управляемые токовые ключи 95 - 138, резисторы 5 и 6 обратной связи, блок 1 управления, источник 2 питания, введены п операционных усилителей 3 и 4. Повышение точности достигается за счет того, что операционные усилители компенсируют влияние сопротивления управляемых ключей. Я За счет сокращения числа операционных усилителей повышается надежность. 3 ил.ры и упрощения ее,она снабжена и операционными усилителями при числе декад резисторов гп=2 п или и+1 операционными усилителями при числе декад резисторов п 1=2 п+1, причем входы операционных...

Номер патента: 1260941

Опубликовано: 30.09.1986

Авторы: Андрюшаев, Ерин, Левин

МПК: G06F 7/00

Метки: контролем, логическая, матрица, программируемая

...реализациидинамической диагностики ПЛМ, прикоторой для диагностических целейиспользуются не только установившиеся статические значения на выходе диагностируемой ПЛМ, но и весьцифровой переходный процесс на выходе ПЛМ,Для иллюстрации сказанного рассмотрим изображенные на фиг. 3 карты Карно, описывающие булевы функции, реализованные ПЛМ (фиг, 1) какв исправном состоянии, так и приналичии некоторых неисправностей,Функции У и У реализуются исправной ПЛМ. Если при программировании ПЛМ в матрице и будет пропущенузел на пересечении горизонтальнойшины Хэ и вертикальной шины, на которой формируется импликанта Х Х ХЗ 4(в дальнейшем все вертикальные шины будем обозначать сформированными на них ипликантами), или будетпропущен узел на пересечении...

Номер патента: 1291959

Опубликовано: 23.02.1987

Автор: Рудольф

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...шесть элементов задержки и шесть элементов РАВНОЗНАЧНОСТЬ, причем шесть дополнительных выходов матрицы логического сложе 35 ния соединены через соответствующие элементы задержки с первыми входами соответствующих элементов РАВНОЗНАЧНОСТЬ, вторые входы которых под ключены к внешним входам программируемой логической матрицы соответственно с одиннадцатого по шестнадцатый, выходы элементов РАВНОЗНАЧНОСТЬ соединены с входами матрицы логического умножения соответственно с одиннадцатого по шестнадцатый.На фиг. 1 изображена функциональная схема программируемой логической матрицы; на фиг. 2 - функциональная схема элемента задержки.Программируемая логическая матрица содержит матрицу 1 логического умножения, матрицу 2 логического сложения, элементы...

Номер патента: 1325458

Опубликовано: 23.07.1987

Автор: Агеенко

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...Значение Л определяется током открытого транзистора 6 и зависит от выбранного номинала резистора 7.После подачи на вход 24 положительного импульса блок 4 уста навливается в нулевое положение, при котором на его выходах (всех) присутствуют высокие потенциалы, а на выходах элементов НЕ 5 - низкие.Через время, определяемое элементом 19 задержки и необходимое для установки блока 4 в нуль, на выходе элемента задержки появляется положительный импульс, закрывающий диоды 21. На время действия положительного управляющего импульса сигналы с выходов 25, различные по амплитуде, подводятся к входам соответствующих транзисторов 13 через резисторы 18. При этом в открытом состоянии оказывается тот транзистор 13, положительный сигнал на входе...

Номер патента: 1381481

Опубликовано: 15.03.1988

Авторы: Поздняков, Поясков, Шипилов

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...блок 9 контроля. Если нет ошибки, то на выходе блока 9 контроля и на выходе 32 бло 1381481ка 16 управления устанавливаются сигналы отсутствия ошибки. При этом сигналы на выходах 29-31 блока 16 управления не меняются. По очередному синхроимпульсу 1-е выходное слово принимается с выходов 23 матрицы 11 в регистр 18, а содержимое регистра 15 циклически сдвигается на один разряд, В следующем такте производит ся опрос (3+1)-го входа матрицы 11 и т.д, Самопроверка матрицы 11 занимает ш тактов. С началом (ш+1)-го такта происходит пересылка единицы из младшего разряда регистра 15 через мультиплексор 19 в старший разряд регистра 15 и цикл самопроверки матрицы 11 повторяется заново.Если в текущем такте ускоренной самопроверки матриц 10 и 11 любым...

Номер патента: 1406753

Опубликовано: 30.06.1988

Авторы: Брусенцов, Волков, Лаюшка

МПК: H03K 5/153

Метки: задержки, линия, программируемая

...с выхода оперативного запоминающего устройства 1 поступает на коммутатор 2,необходимый для повышения нагрузочнойспособности оперативного запоминающего устройства 1 и для коммутациипоступающих на его вход параллельныхдвоичных сигналов последовательно нбуферные регистры 31 - 3М. Коммутация осуществляется тактовыми импульсами управления с выхода делителя6 частоты, проходящими через элементИ 9 при наличии сигнала разрешения,поступающего,с инверсного выхода дешифратора 13 нулевого состояния длясостояний счетчика 7 номера отводас 1 до М,Для нулевого состояния счетчика 7номера отвода дешифратор 13 нулевогосостояния запрещает прохождение тактовых импульсов на управляющий входкоммутатора 2 и его переключения непроисходит, Параллельный код с...

Номер патента: 1472949

Опубликовано: 15.04.1989

Автор: Агеенко

МПК: G11C 17/00

Метки: логическая, матрица, программируемая

...1.-горазряда присутствуют следующие потенциалы: 0,3 " Х; = 0,3 - 0,1= 0,2 и.0,7 - Х; =.0,7 - 0,9 =. -0,2или 0,3 - Х; = 0,3-0,8.= -015 и0,7 - Х; = Об 7 Об 2 = Оф 5В случаеХ,. = 0,1 открыт транзистор 8 связи, соответствующий прямому входу Х;, .в случае Х; = 0,8 открыт входной транзистор 8 связи, соответ" ствующий инвертированному входу Х Чем больше отклонение входного сигнала Х от заданной величины в элементе И, тем большее падение напря-, жения он вызывает на суммирукицем резисторе 9. Вес разряда в общей сумме определяется резистором 7 связи,Таким образом, на выходах 19 элемента И 2 присутствуют различные по величине сигналы, при этом наибольший выходной сигнал одного из элементов И говорит о наилучшем совпадении входного кода с...

Номер патента: 1522250

Опубликовано: 15.11.1989

Авторы: Борисова, Маковей, Романенко

МПК: G06J 1/00

Метки: имитации, многоканальная, объекта, программируемая

...блоков 7,1-7,И памяти (связи 26).При этом на выходах управляющих делителей 4,1-4.М в соответствии с ко-.дом Формируются сигналы разрешения,которые подаются на входы элементовИ 10.1-10.М соответственно (связи27.1-27.Б). В режиме амплитудной модуляции на входы цифроаналоговых преобразователей 8,1-8,(И) с выходов блока 2 (связи 25.1-25,(Бпоступают модулирующие сигналы с И-го канала З,И (снязь 21,И). При этом на выходах цифроаналоговых преобразователей 8.1-8.(И) формируются сигналы, модулированные по амплитуде (связи 22.1-22.(И, глубина модуляции которых зависит от амплитуды модулирующего сигнала, а на вход цифроаналогового преобразователя 8 И (связь 25.Ы) блок 2 подключает40 45 щей частоте н режиме записи заносится в канал 3.1, В...

Номер патента: 1597934

Опубликовано: 07.10.1990

Авторы: Кибирев, Криворучко, Попова

МПК: G11C 15/00, H03K 19/20

Метки: ассоциативная, логическая, матрица, программируемая

...5, ввода-вывода 15 и 16.и ключей 19 на соединение либо несоединение с соответствующими шинами.. Программируемые ключи 3 опроса,например строки(1 = 1, 2, , ш)матрицы 1 программируются на реализацию некоторого терма С, причем если переменная х входит в терм д в прямом виде, то установочный вход ключа 3 опроса, например, ячейки 11 с Ос = 1, 2, , и) программируется на соединение с информационной шиной 12 столбца К матрицы 1, если переменная х входит в терм 1 в инверсном виде, то установочный вход программируемого. ключа 3 опроса программируется на соединение с инФормационной шиной 11 столбца Е, установочный вход ключа 3 опроса несоединяется ни с одной из информационных шин 12 и 11 столбца 1 с, еслипеременная х не входит в данныйтерм л...

Номер патента: 1621020

Опубликовано: 15.01.1991

Авторы: Бохан, Либерг, Фролова

МПК: G06F 7/00

Метки: логическая, матрица, программируемая

...8, Дляобнаружения всех неисправностей вперечисленных элементах используютсятестовые наборы Т 1-Т 4, причем неисправности типа константного 0 навыходах первого регистра 5 сдвигаобнаруживаются на тестовом набореТ , неисправности типа константно 1 11го 0 на входах 10 - на тестовомнаборе Т, на тестовых наборах Тобнаруживаются константные " 1" напервых входах элементов 25 и 24, неисправности типа константного "0"на входах-выходах элементов 24на тестовом наборе Т 4 , неисправности типа константного "0" на входах-выходах элементов 25 - на тестовом наборе Т 4 . Остальные неисправности данного подмножества обнаруживаются двумя и более тестовыми наборами из Т-Т 4, Наличие неисправностей наблюдается на выходе 15,Во второе подмножество входят...

Номер патента: 1635217

Опубликовано: 15.03.1991

Авторы: Горский, Коваленко, Мироненко

МПК: G11C 15/04

Метки: динамическая, логическая, матрица, программируемая

...транзисторов 30 и 31 к входам 16 и 20соответственно. Работа ПЛМ начинается с подачивысокого уровня на вход 3 и низкого,уровня на вход 4. При этом транзисторы 29 блока 8 закрываютсяВысокийуровень сохраняется только на тех выходах 16 блока 8, которые реализуют вэтот момент функцию И входных сигналов, На выходах 16 блока 8, которыене реализуют в данный момент функциюИ, происходит разряд до низкого уровня через транзисторы 30,После завершения разряда выходов 16 блока 8 через транзисторы 30подается высокий уровень на вход 5 инизкий - на вход 6 и начинается срабатывание элементов 10 и блока 9.Транзистор 11 открывается, а транзисторы 27 элементов 10 закрываются,Транзисторы 26 и 28 элементов 10работают как инвертор, поэтому навыходах 18...

Номер патента: 1638790

Опубликовано: 30.03.1991

Автор: Фендриков

МПК: H03H 7/30

Метки: задержки, линия, программируемая

...и 1 Ч имеют временаЛ РЛ Л 1 л Лзадержкил 3 л л-- 2 ь, ср = 2 " соответственно.25 В каждом каскаде с помощью преобразователя 5 кода двоичный код числа,поступающего на его входы, преобразуется в код управления ключевым элементом. Под действием кода управле ния, поступающего на четвертый входключевого элемента 4, активизируетсяодин из рабочих выходов последнего.Номер активизированного выхода равенномеру того из входных разрядов преобразователя 5 кода, который имеетзначение "1". При этом более младшийразряд имеет приоритет. Под действием кодового сигнала, поступающегона третий вход ключевого элемента 4,его активизированный выход соединяется либо с первым, либо с вторымвходом ключевого элемента. В результате на активизированный выход...

Номер патента: 1695383

Опубликовано: 30.11.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G11C 17/00

Метки: логическая, матрица, программируемая

...выходами элементов И, появляется активный уровень логической 1, а выходы усилителей 5, связанные с неразряжающимися выходами элементов И, переключаются в состояние логического О. Информация с выходов усилителей 5 фиксируется блока ми 6 временного хранения, на втором выходе 72 последнего блока 6 появляется уровень логической 1, Триггер в блоке 10 переключается в состояние логической 1 на выходе элемента 2 И-НЕ 44, Уровень логического 0 на пятом выходе блока 10 блокирует блоки установки 8, и с этого момента процесс на заряжаемых входных шинах 59 элементов И сменяется их разрядом до уровня. логического О,Уровень логического 0 на первом 71 выходе блока 10 включает транзистор 18 в блоках подзаряда 3 и начинается подзаряд выходов 60...

Номер патента: 1695387

Опубликовано: 30.11.1991

Авторы: Лукошко, Скоковская, Тихомиров, Шинкевич, Яхимчик

МПК: G11C 16/02

Метки: логическая, матрица, программируемая

...и 02 элементов НЕ 25 и 26 образуются положительные стробы на выходах 29 и 30 формирователя 7 (фиг,2,в,г). Если уровень строба на выходе 29 выше порогового напряжения Овр,п МДП-транзистора п-типа, открываются транзисторы блоков подзаряда 5, разряжающие входы 17 элементов ИЛИ (фиг.2,з), Если уровень строба на выходе 30 выше порогов переключения Оп и Од элементов ИЛИ-НЕ формирователя 7 и блоков установки 8, происходит обнуление входов 15 элементов И (фиг.2,ж) и запирание транзисторов 22 и 23 усилителей б (фиг,2,е) по входам запуска, При дальнейшем повышении уровня строба на выходе 29 до порога переключения Оз элемента НЕ 27 образуется отрицательный строб на выходе 30 (фиг.2,д), понижение уровня которого до порогового напряжения...

Номер патента: 1723656

Опубликовано: 30.03.1992

Авторы: Егоров, Житний, Ицкович

МПК: H03K 5/13, H03K 5/153

Метки: задержки, линия, программируемая

...импульсы распределителя 17 используются для формирования импульсов с помощью формирователя 18 управляющих импульсов с различной временной расста новкой в течение каждого слова.На фиг. 2, б изображены временные диаграммы импульсов на выходе 31 блока 4 управления, используемые для считывания информации иэ регистра 1 сдвига в буфер ный регистр 5. Фронт этих импульсов соответствует середине 8-го бита, когда сформировано информационное слово и регистр 1 сдвига находится в установившемсясостоянии, а спад - началу 4-го бита. Такие 20 импульсы могут быть сформированы с помощью Р-триггера, на В-вход которого подается с выхода распределителя 17 импульс 4-го бита, на С-вход - импульс 8-го бита, Р-вход соединен с высоким уровнем напря жения, а...

Номер патента: 1737354

Опубликовано: 30.05.1992

Авторы: Богуш, Ткачук

МПК: G01R 19/145

Метки: микросхем, нагрузка, программируемая, тестирования, токовая

...и ветвь 2 формирования тока нагрузки низкого уровня. Ветвь 1 формирования тока нагрузки низкого уровня содержит и цепей, каждая из которых состоит из ПГТ Ь, подключенного к объединенным анодам первого 01 и второго 02 диодов, причем катод первого диода подключен к выходу 3 ПТН, а катод второго диода подключен к выводу источника опорного напряжения Е . Ветвь 2 формирования тока нагрузки высокого уровня содержит и цепей, каждая из которых состоит из ПГТ Ь, подключенного к объединенным катодам первого 011 и второго О 2 Ь диодов, причем анод первого диода подключен к выходу 3 ПТН, а анод второго диода подключен к выводу ИОН ЕН.Рассмотрим работу предлагаемого устройства с количеством цепей в каждой ветви формирования тока нагрузки, равным...

Номер патента: 1812523

Опубликовано: 30.04.1993

Автор: Музычко

МПК: G01R 27/00

Метки: мера, многозначная, программируемая, сопротивления, электрического

...входом элемента И 96, четные выходы каждого из дешифраторов 104 и 105 подключены ко входам элемента ИЛИ 106 и к первым входам элементов ИЛИ 108 - 112, и к входам элемента ИЛИ 107 и к первым входам элементов ИЛИ 113 - 117 соответственно, а нечетные - ко вторым входам элементов ИЛИ 108 - 112 и 113-117 соответственно, выход элемента ИЛИ 106 соединен с первыми входами элементов И 97 и 99 и через инвертор 11.8 - с первыми входами элементов И 98 и100, а выход элемента ИЛИ 107 - со вторыми входами элементов И 97 и 98 и через инвертор 119 - со вторыми входами элементов И 99 и 100, выходы элементов ИЛИ 108 - 112 и ИЛИ 113-117 формируют сигналы управления пэр ключей 39;67-43,71 и 44,72-48,76 групп 33 и 34 (фиг. 1) соответственно, а выходы...