Программируемое постоянное запоминающее устройство

ОП ИСАНИЕИЗОВРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнкСоциалистическихРеспублик 0999111М. Кд,О 1 С 1/00 Гесударствеииый канитвт СССР в делам изобратеиий и итирытий(088.8) Дата опубликования описание. 2,02,83 Д 2) Авторы изобретения Н.Н. Журавский и А.М. СелигейЯт ;Киевский ордена Трудового Красного Знамени дувод"- " .,вцчислительных и управляющих машин(Я) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1Изобретение относится к постоян ным запоминающим устройствам и мо" жет быть использовано в автоматикеФи вычислительной технике.Известно программируемое постоян" ное запоминающее устройство, содержащее микросхемы программируемой постоянной памяти, одноименные разрядные выходы которых обьединены и подключены к выходным шинам 1 1 1;Известно программируемое постоянное запоминающее устройство, содержащее в качестве запоминающих элементов многоэмиттернце транзисторы, эмиттеры которых подключены к соответствующим разрядным шинам через плавкие (нихромовце) перемычки 1 2 1.Недостатком известных устройств является их сравнительно низкая надежность, обусловленная, в частнос-. ти, явлением последующего восстановления плавких (нихромовцх) перемычек, пережигаемых при записи информации (например, при записи1 ф в . 2микросхемах КР 556 РТч). При большом количестве пережиганий увеличивается также вероятность ошибок и. время за" несения информации в микросхемы про-.граммируемой постоянной памяти, что 5снижает технологичность программиро вания и уменьшает коэффициент про" граммируемости.микросхем программируемой постоянной памяти.Наиболее близким по техническойсущности и схемному решению является программируемое постоянное запоминающее устройство, содержащее модули памяти, дешифратор, блок формирователей четности и позволяющее маскировать дефектные биты на основе метода поразрядного кодирования. Информация о необходимости инвертирования хранится в одном из разрядов модулей гв памяти 131.Недостатком указанного устройстваявляется то, что возможно попадание дефектного бита и на дополнительный разряд, либо бит не прожжеться, либо999111 0 20 х х 3перемычка может восстановиться. Всеэто снижает надежность работы устройства,Цель изобретения - повышение надежности программируемого постоянного запоминающего устройства,Эта цель достигается тем, что программируемое постоянное запоминающее устройство, содержащее модули памяти,адресные входы которых соединены с. входами дешифратора и являются входами устройства, выходы дешифратора соединень 1 с входажи выборки соответствующих модулей. памяти, выходыкоторых соединены с входами первой группы блока формирователей четности, выходы которого являются выходаГми устройства, содержит дополнительный модуль памяти, адресные входы которого соединены с входами устройства, а выходы ". с входами второй группы блока формирователей четности 1. На чертеже представлена блок-схема ИнФормация на выход устройства поступает из выбранного модуляпамяти в прямом коде в тех разрядах, по которым в дополнительном модуле 2 памяти записаны "0", и - в обратном коде, если в соответствующих разрядах дополнительного модуля 2 записаны "1", В дополнительном модуле 2 памяти записано 5 Й и-разрядных кодов, где 5 - количество групп адресов (слов) в модуле 1 памяти.Таким образом-, считывание информации из программируемого постоянного запоминающего устройства в каждом разряде групп адресов определяется функциейГ= х+хгде х - бит в данном разряде основной микросхемых - бит в данном разряде допол 2нительной микросхемы 2 итаблицей истинности:ступившему адресу информация и параллельно " информация из дополнительного модуля 2 памяти, относящаяся ксоответствующеЙ группе адресов (слов)модулей 1 памяти,программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит М модулей 1 памяти и дополнительный модуль 2 памяти с и разрядными выходами и дешифратор 3, выходы которого соединены с входами выборки соответствующих модулей 1 памяти. Вход выборки дополнительного модуля 2 памяти соединен с шиной разрешающего потенциала, Адресные входы модулей.1 памяти, входы дешифратора 3 и адресные входы дополнительного модуля 2 памяти соединены с кодовыми шинами 4 адреса. Одноименные разрядные выходь 1 основдами первой группы блока 5 формирователей четности, Разрядные выходыдополнительного модуля 2 памяти соединены с входами второй группы блока. 5 формирователей четности, выходы которых являются выходами устройства.Программируемое постоянное запо" минающее устройство работает следующим образом.При поступлении на кодовые шины 4 адреса сигналов кода адреса выбирается соответствующий модуль 1 памяти и считывается записанная по по 25 30 35 О 0 0 0 1 1 1 0 1 1 1 0 Это позволяет информацию в группах адресов (слов) модулей 1 памяти в разрядах с преобладающим количеством "1" (для записи которых нужно пережигать перемычки) записывать в обратном коде.Пусть, например, модуль (М = 1) имеет емкость 64 бита (16 4) и в нее необходимо записать информацию:0000000100100011010001010110011110001001101010111100110111101111Количество "1" в каждом разряде равно 8 и обратное кодирование разрядов всех 16 слов не имеет смысла,5 9991 Однако при делении информационного массива,. например, на 5 = 2, 5 = 1, 5 = 8 частей и обратном кодировании разрядов с преобладающим количеством "1" в каждой из частей получаем соот ветственно следующую информацию:5 = 2 0000 5 = Й 0000 5 = 8 00000001 .0001 . 0001 0010 0010 0000 0011 0011 0001ОООО ОООО0101 0001 0001 0110 0010 0000 0111 0011 0001 0000 . ОООО 0000 0001 0001 0001 0010 0010 0000 0011 0011 0001 0100 0000 ОООО 0101 0001 0001 0110 0010 , 0000 0111 0011 0001При этом в дополнительную микросхему памяти необходимо записать сле. 25 дующую информацию:ОООО ОООО 00001000 0100 00101000 01001100 . 0110100010101 11001 110В предложенном программируемом постоянном запоминающем устройстве уве- З 5 личивается также коэффициент програм" мируемости микросхем, Предложенное программируемое постоянное запоминающее устройство имеет более вцсокую надежность, большую технологичность ф 11 6при программировании и больший коэффициент программируемости.Эти преимущества связаны с введением дополнительного модуля, который может быть выполнен на микросхеме постоянного качества, что обеспечит и большую надежность всего устройства.Формула изобретенияПрограммируемое постоянное запоминающее устройство, содержащее моду"ли памяти, адресные входы которых сов"динены с входами дешифратора и 1 вляются входами устройства; выходы дешифратора соединены с входами выборки соответствующих модулей памяти, выходыкоторых соединены с входами первойгруппы блока формирователей четности,выходы которого являются выходамиустройства, о т л и ч а ю ц е е с ятем, что, с целью повышения надежности устройства, оно содержит дополнительный модуль памяти, адресные входы которого соединены с входами уст"ройства, а выходы " с входами второйгруппы блока формирователей четкости,Источники информации,принятые во внимание при экспертизе1. Валиев К,А Орликовский А,А.Полупроводниковые интегральныесхемыпамяти на биполярных транзисторныхструктурах, И.,"Советское радио",1979, с, 253"2 Я..2. Иикроэлектроника и полупроводниковые приборы. И., "Советское радио". 1976, вып, 1, с, 50-58, рис,2.3. Авторское свидетельство СССРпо заявке И 329271 б/18-2 В,кл. 6 11 С 17/00, 19.05.81 (прототип) .999111 Составитель Г, БороТехред К.Иццьо актор А. Козо рректор И.Шуллд аз 1166/75 Тираж 59 ВНИИПИ Госуд по делам 113035, Иоскв ФПодписноеарственного комитета СССРзобретений и открытий