Аналоговое запоминающее устройство

Союз СоветскихСоциалистическихРеспублик 1 Ц 3003147 ВУ ВИДЕ ВТОРСКО 61) Дополнительное к авт. свид-ву "22) Заявлено 25, 0 3. 81 т 21) 326 3053/18-2 Й с присоелин(23) Приоритет Опубликовано 07. 03,83. БюллетеньДата опубликования описания 07. 03,;(72) Авторы изобретени Сидоро едер) Заявител восибирский электротехнический институ ЗНАЮЩЕЕ УСТРОЙСТ АЛОГОВОЕ ЗА Изобретение относится к вычислительной технике и может быть использовано для запоминания аналоговой информации.Известно аналоговое запоминающее устройство,. содержащее два накопителя 5 информации., один для грубого приближения, другой для точного, сумматор и вычитатель причем вход уменьшаемого вычитателя соединен с источником входного сигнала, вход вычитаемого - с входом. накопителя грубого приближения, а выход вычитателя - с накопителем точного приближения, выходы накопителей присоединены к сумматору, выход которого является выходом устройства, а вход накопителя грубого приближения соединен с источником входного сигналаОднако известное устройство, обла 2 дая высоким быстродействием при записи и при считывании, не обеспечивает точности при хранении информации, поскольку ошибка, возникающая при хранении информации из-за медленного изменения состояния носителя информации,: изменения внешних условия и т,д определяется накопителем грубого приб лижения и не корректируется.Наиболее близким к предлагаемому по технической сущности является ана" логовое запоминающее устройство, содержащее два накопителя, аналоговой информации, один для хранения грубого приближения, другой - точного, сумматор и вычитатель причем выход последнего соединен с входом накопителя точного приближения, выход которого, в свою очередь,. соединен с одним из входов сумматора, в которое введены аналоговый коммутатор, блок подбора цифрового эквивалента и цифроаналоговый преобразователь, при этом один вход аналогового коммутатора присоединен к источнику запоминаемого сигнала, а другой вход - к выходу накопителя грубого приближения, а выход аналогового коммутатора присоединен3 10031 квходу уменьшаемого выцитателя, к входу вычитаемого которого присоединен выход цифроаналогового преобрг зователя, соединенный также с другим входом сумматора и входом накопителя грубого приближения, тогда как вход вычитателя соединен последовательно с блоком подбора цифрового эквивалента и цифроаналогового преобраэовате-ля 1 21 . 10Известное устройство обладает недостаточно высокой точностью хранения информации, поскольку аналоговая величина, хранимая в накопителе грубо./ го приближения, может иметь знацение близкое к значению оцередной дискре" ты цифроаналогового преобразовате- ля,В режиме хранения может возникйуть ошибка из-за медленного, изменения со" 20 стояния носителя информации, из-за изменения внешних условий и т,д.Если знак ошибки таков, что изменение информации направлено в сторону ближайшей дискреты ЦАП, то в режиме 25 считывания информация будет отличаться от записываемой на величину дискреты канала грубого приближения, ч-о означает разрушение записываемой инФормации, так как ошибка равна дина- З 0 мическому диапазону накопителя точного приближения.Цель изобретения - повышение точности устройства. Поставленная цель достигается тем, что в аналоговом запоминающем устройстве, содержащем первый блок памяти, первый вход кото. рого соединен с выходом блока еычитателя, второй вход первого блока памяти соединен с первым выходом бло. ка управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя, выход сумматора явля 45 ется выходом устройства, блок Формирования адреса, входы которого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход которого соединен с третьим50 выходом блока управления, четвертый выход которого соединен с первым входомкоммутатора, второй вход которого соединен с выходом второго блока памяти, выход коммутатора соединен с входом цифроаналогового преобразователя, выход которого соединен с первым входом блока вычитания, второй вход вы 47 фчитателя является входом устройства,выход блока формирования адресасоединен с вторым входом второго блока памяти и с вторым входом коммутатора.На чертеже изображена Функциональная схема устройства.Схема содержит блок 1 формирования адреса, блоки 2 и 3 памяти, цифроаналоговый преобразователь 4, сумматор 5, коммутатор 6, блок 7 вычитания и блок 8 управления.Устройство функционирует следующим образом,В режиме записи на вход устройствапоступает сигнал на вход блока 7,который вместе с блоком 1 формирования адреса, коммутатором 6 и цифроаналоговым преобразователем 4 образуют вместе схему аналого-дискретного преобразования. Из выходного сигнала блока 7 в блоке 1 формируетсякодовый сигнал.Аналоговый сигнал, соответствующий этому кодовому сигналу вырабатывается преобразователем 4 и сравнивается с сигналом на блоке 7. Величина сигнала на выходе блока 7при этом не будет превышать однойдискреты цифроаналогового преобразователя 4, Таким образом, в результате преобразования сигнал записиразделяется на два: Оа - дискретизированный аналоговый сигнал на выходецифроаналогового преобразователя 4 рсоответствующий ближаишему цифровомуприближению записи; О 1, - аналоговыйсигнал на выходе блока 7 вычитания.Эти сигналы записываются каждыйв свой накопитель, дискретизированный сигнал - в блок 3 памяти, сигналвычитания - в блок 2 памяти, На этомпроцесс записи заканчивается.В режиме хранения на блок 2 памятиникаких сигналов не поступает и занесенная информация хранится необходимое время. При этом никаких изменений информации в блоке 3 памятине происходит, тогда как в накопителе грубого приближения известногоустройства под воздействием слуцай.ных факторов аналоговая информацияможет измениться так, что при считывании на цифроаналоговый преобразователь (ЦАП подается код, отличающийся на единицу младшего разряда,цто эквивалентно разрушению информации. Некоторое изменение информации может произойти в накопителе10031 Формула изобретения Аналоговое запоминающее устройство, содержащее первый блок памяти, первый вход которого соединен с выходом блока вычитания второй вход первого блока памяти соединен с первым выходом блока управления, выход первого блока памяти соединен с первым входом сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя, выход сумматора является выходом устрбйства, блок формирования адреса, входы котррого соединены соответственно с выходом блока вычитания и с вторым выходом блока управления, второй блок памяти, первый вход качорого соединен с третьим выходом блока управления, четвертый выход которого соединен с первым входом коммутатора, второй вход которого соединен с выходом второго блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, выход коммутатора соединен с входом цифроаналогового преобразователя,. выход которого соединен с первым входом блока вычитания, второй вход последнего является входом устройства, выход блока формирования адреса соединен с вторым входсм второго блока памяти и с вторым входом коммутатора. 5. 4точного приближения под воздейст"вием факторов, и процессов, свойственных самому накопителю,В режиме считывания под воздействием управляющего сигнала происходит считывание информации из блока3 памяти, Считанная информация через коммутатор 6 подается на преобразователь 4, затем на один из входов сумматора 5, на другой вход которого подается выходной сигнал блока 2 памяти. Выходной сигнал из сум,.матора 5 повторяет сигнал записи сошибкой только Глока 2 памяти,Е 1 д 1 ЬЬ х -Ь1Ошибка хранения в блоке 2 памяти является величиной второго порядка ма.лости, так как весь сигнал блока 2памяти не превышает дискреты сигнала блока 3 памяти.20Предлагаемое устройство схемноможет быть выполнено следуюшим образом;Выполнение коммутатора 6 осуществляется на логических микросхемах длюбой цифровой серии, выполняющих операцию конъюнкции и дизъюнкции.В качестве блока 3 памяти могутбыть использованы микросхемы памяти133, 185, 527, 176 серий,Блок 1 формирования адреса предназначен для выработки кода, пропор"ционального входному сигналу, и хранения этого кода до конца цифроанало.гового преобразования. В состав блока 1 входят сдвигающий регистр, за-поминающий регистр с входной логикойисхема сравнения входного .аналогового сигнала с сигналом на выходецифроаналогового преобразователя. Разрядность регистров определяется исходя из требуемой точности поеобразования.Блок 7 вычитания представляетсобой операционный усилитель постоянного тока УПТ) с ин верти рующи м и неинвертирующим входами. В качествеконкретного УПТ для реализации вьчитателя могут быть использованы микросхемы 140, 153, 544 серий и других.В качестве блока 2 памяти может 0быть использовано любое аналоговоеЗУ. Таким образом, предлагаемое уст" ройство обладает повышенной точно" стью хранения информации и может обеспечить малую погрешность запоминания информации без предъявления повышенных требований к блокам памяти. Источники информации,принятые во внимание при экспертизе1. Реализация многозначных структур автоматики. Под ред. М,А.Ракова.Киев, "Наукова думка", 1976,с. 229-230,2. Авторское свидетельство СССРпо заявке 11 3223873/24,кл. С 11 С 27/00, 22.12.80