Оперативное запоминающее устройство типа с обнаружением и исправлением ошибок

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соке з СоветскихСоциалистическихРеспублик 11999114(5)М. Кл. 6 11 С 29/90 с присоединением заявки МГасударственный квинтет СССРкв денем нзввретеннй н етхрытнйДата опубликования описания 23.02.83 чкгбВ.А.Тафинцев, Н.И.Брянцев, В.А.Титов и В.В. ондаренко" .-фм ф :, " В1 ь". .; съ(54) ОПЕРАТИВНОЕ ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО ТИПА 2 Д С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ ОШИБОК 1Изобретение относится к запоюнающим устройствам.Известны оперативные запоминающие устройства типа 2 Д с обнаружением и исправлением ошибок 1 1и21,Одно из известных запоминающих, 5 устройств содержит накопитель, дешифратор адреса, формирователи тока записи, усилители считывания, регистр числа, группу элементов И и блок контроля 1 1.Недостатком этого устройства явля-: ется невозможность исправления ошибки при однократном считывании инфор" мации.Из известных устройств наиболее близким техническим решением к данному изобретению является оперативное запоминающее устройство с обнаружением и исправлением ошибок, содержащее накопитель, выполненный из числовых линеек на магнитных сердечниках, прошитых числовыми обмотками считывания и записи, причем одноимен 2ные разрядные обмотки считывания, про" ходящие соответственно через рабочие и стабилизирующие магнитные . сердечники накопителя, соединены последова," тельно и подкпючены соответственно к первым и вторым выходам накопите" ля, входы которого соединены соответственно с выходами формирователей тока записи и дешифратора адреса, входы которого являются первыми вхо" дами устройства, первую и вторую группы усилителей считывания, входы которых подключены соответственно к первым и вторым выходам накопителя, первую группу элементов И, регистр чис" ла, счетные входы которого подключены к выходам элементов И первой группы, а. выходы - соответственно к входам формирователей тока записи и блока контроля, выход которого соединен с управляющию входами элементов И первой группы и с первым входом элемента И выход которого является контрольным выходом устройствами,23.3 99911Недостатком этого устройства является низкая надежность устройства.Так, при выходе из строя одного или более трактов считывания и отсутствии ошибок в регистре числа устрой ство выходит из строя,Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в оперативное запоминающее, устройство типа 2 Д с обнаружением и исправлением ошибок, содержащее накопитель, входы которого соединены с выходами Формирователей тока записи и дешифратора адреса, вход которого является первым входом устройства", первую и вторую группы усилителей считывания, входы которых подключены к выходам накопителя, первую группу элементов И, выходы которых подключены к счетным входам регистра числа, выходы которого подключены к входам формирователей тока записи и блока контроля, выход которого соединен с первыми входами элементов И первой группы и с первым входом элемента И, выход которого является контрольным выходом устройства введены регистры контрольной инФо Формации, группы элементов И с второй по десятую, группы элементов НЕ, группа элементов ИЛИ-НЕ, группы элементов задержки, группы элементов ИЛИ и счетчиков сбоев, элемент НЕ, элемент ИЛИ-НЕ, причем первые входы эле- З 5 ментов И второй и третьей групп соединены соответственно с выходами .Усилителей считывания первой и второй групп, вторые входы - с первыми выхо 4 о дами соответственно первого. и второго регистров контрольной информации, а выходы - с первыми входами элементов ИЛИ первой и второй групп и с входами элементов НЕ первой и второй групп, выходы которых подключены к45 первым входам элементов И четвертой и пятой групп, вторые входы которых соединены с вторыми выходами соответственно второго и первого регистров контрольной информации, третьи входы объединены и являются вторым входом устройства, а выходы соединены вторыми входами соответственно элементов ИЛИ второй и первой групп, выходы которых соединены с информационными входами регистра числа, а также с первыми и вторыми входами элементов И шестой группы и элементов ИЛИ-НЕ группы, третьи входы которых соединены с выходом элемента НЕ, вход которого является третьим входом устройства и соединен с третьими входами элементов И шестой группы, выходыкоторых и выходы элементов ИЛИ-НЕ группы соединены с входами элементов задержки и элементов ИЛИ третьей группы, выходы которых соединены с вторыми входами элементов И первой группы и входами элемента ИЛИ-НЕ, выходкоторого соединен с вторым входом элемента И, выходы элементов задержки соединены с первыми входами элементов И с седьмой по десятую вторые входы которых соединены с выходами регистра числа, выходы элементов И седьмой и восьмой групп соединены с входами элементов ИЛИ четвертой группы, выходы элементов И девятой и десятой групп соединены с входами элементов ИЛИ пятой группы, выходы элементов ИЛИ четвертой и пятой групп соединены с входами счетчиков сбоевпервой и второй групп, выходы которыхсоединены соответственно с входамивторого и первого регистрой контрольной информации,1На чертеже изображена структурнаясхема предложенного, устройства.Устройство содержит накопитель 1,дешифратор 2 адреса с входом 3, являющимся первым входом устройства,формирователи 4 тока записи, первую5 и вторую 6 группы усилителей считывания, первую 7 вторую 8, третью 9,четвертую 10, пятую 11, шестую 12,седьмую 13, восьмую 11, девятую 15 идесятую 16 группы элементовИ,первый 17 и второй 18 регистры контрольной информации, .содержащие сведения о состоянии трактов считывания, первую 19 и вторую 20 группы элементов НЕ, группу элементов ИЛИ-НЕ 21, первую 22 и вторую 23 группы элементов задержки, регистр 2 ч числа, блок 25 контроля, первую 26, вторую 27, третью 28, четвертую 29 и пятую 30 группы элементов ИЛИ, первую 31 и вторую32 группы счетчиков сбоев, элемент НЕ 33, элемент ИЛИ-НЕ 31, элементИ 35На чертеже обозначены контрольный выход 36 устройства, второй 37 и третий 38 входы устройства,Устройство работает следующим образом.Неисправность, возникающая в одном или нескольких разрядах усили5 9991 телей 5 и 6, т.е. в трактах считыва" ния, обнаруживается при считывании информации, причем факт ее возникновения регистрируется блоком 25 контро" ля, а место - элементами И 12 и эле-. 5 ментами ИЛИ-НЕ 21. При наличии управляющего сигнвла на выходе блока 25 контроля производится исправление всех ошибок путем инвертирования тех разрядов регистра 24 числа, в которых 1 О зафиксирована ошибка, Адрес, по которому необходимо произвести считывание информации, поступает на вход 3 дешифратора 2 адреса,в результате чего выбирается числовая линейка, соответствующая ячейке памяти накопителя 1, из которой необходимо считать информацию, Усилители 5 и 6 усиливают . сигналы, соответствующие кодам "0" и "1" и выдают их на входы элементов 20 И" 8 и 9 . Если за предыдущее время функционирования устройства сбоев и отказов в трактах считывания нет, то регистры 17 и 18, счетчики 31 и 32 сбоев находятся в исходном состоянии, т.е, "обнулены", Потенциалы с "нулевых" выходов триггеров регистров 17 и 18 разрешают выдачу информации через элементы И 8 и 9 на вхоСчитаннаяинформация Элемент Элемент И 12 ИЛИ-НЕ 21 Входы Выход Выхо Входы 0 0 1 1 0 При возникновении ошибки на вы" ходе блока 25 контроля появится сигнал сбоя, который поступит на входы элементов И 7, что позволит выдать сигнал на исправление ошибки с выхо" дов этих элементов на счетные входы регистра 24 числа. Ошибка (сбой или отказ) какого-либо тракта считыва- . ния характеризуется совпадением либо наличия сигналов на всех входах соответствующего элемента.И 12, либо отсутствия сигналов на всех входах соответствующего элемента ИЛИ-НЕ 21,Возможные ошибочные комбинации сигналов на входах и выходах этих элементов представлены в табл, 2. На выходах этих элементов нет сигналов, а следовательно, и на выходах элементов ИЛИ 28 они такжеотсутствуют, на выходах элементов И 7 нет сигналов исправления ошибок, а на контрольном выходе 36 элемента И 35 нет сигнала "Прерывание". Кроме того, отсутствуют сигналы на выходах элементов 22 и 23 задержки, на выхо" дах элементов И 13, на выходах элементов ИЛИ 29 и 30, а следовательно, состояние счетчиков 31 и 32; сбоев не изменяется,Рассмотрим процесс исправления ошибок при считывании информации, . 14 6ды элементов ИЛИ 26 и 27. Одновременно информация инвертируется элементами НЕ 19 и 20 и поступает на один из входов элементов И 10 и 11, на другие входы которых поданы потенциалы "единичных" выходов триггеров соответственно регистров 17 и 18, которые. запрещают прохождение информации по первому стробирующему импульсу, подаваемому на второй вход 37 устройства, на входы элементов ИЛИ 27 и 26 соответственно, информация с выходов которых поступает соответственно на "нулевые" и "единичные" входы регистра 24 числа, Блок 25 контроля регистрирует отсутствие или наличие ошибки в регистре 24 числа и в случае ошибки выдает сигнал на входы элементов И 7 и на вход элемента И 35. Кро- ме того, считанная информация анализируется элементами И 12 и элементами ИЛИ-НЕ 21 по синхронизирующему их срабатыванию, второму стробирующему сигналу, поступающему на третий вход 38 устройства. В случае отсутствия неисправности в трактах считывания на входах и выходах элементов И 12 и ИЛИ-НЕ 21 соответственно будут комбинации сигналов, представлены в табл,1.Таблица99911" Табли ца 2 Элементы И 12 Элементы ИЛИ-НЕ 21 Выход Входы Выход Входы Тракты считывания Элемент И 16Состояние Трегистрачисла послеисправленияоцибки Элемент И 13Верно Сбой Вхо- Выходы ды Вхо- Выходы ды ВыхоВхо- Выходы ды Входы РС СС 1 2 1 2 1 о оо 1 о ао о о а 1 0 0 0 Гф 1 1 1 О1. 0 0 11 0 О, 1 00 0 11 1 10 0 01 0 О 1 О П р и м е ч а н и е: - сбои в трактах считывания.,Сигналы с выходов элементов ИЛИНЕ 21 и И 12 поступают на входы элементов 22 и 23 задержки соответственно а также соответственно на входы элементов ИЛИ 28, с выходов которых подаются на инФормационные входы соответствующих элементов И 7 и проходят на счетные входы триггеров регистра 24 числа, инвертируя их содержимое, т.е, исправляя ошибку. На выходе элемента ИЛИ-НЕ 34 сигнала нет а значит на контрольном выходе 36 устройства сигнала "Прерывание" также не будет, Сигнал об ошибке задерживается в соответствующих элементах 22 и 23 на время, равное времени исправления ошибки в регистре 24 цисИз табл. 3 видно, что при сбое тракта считывания, включающего в себя разрядную шину считывания, прошиваю" щую рабочие сердечники (РС), появляется сигнал на выходе одного из эле" ментов И 15 или 16, При сбое тракта считывания, включающего в себя разла, т,е. на время реакции блока 25контроля и время прохождения сигнала через элемент ИЛИ 28, элементИ 7 и три,ггер регистра 24 числа, ипоступает на соответствующие входыэлементов И 13, 16 и 14, 15, Для того, чтобы локализовать и удалить изпроцесса Функционирования неисправный тракт считывания, необходимоустановить какой из двух трактов считывания данного разряда оказываетсяпричиной ошибки. Определение неисправного тракта считывания производится элементами И 13, 14, 15 и 16 сВозможные комбинации сигналов навходах и выходах этих элементов ЗВ представлены в табл, 3,юТаблица 3 00 О 01 О 10 0 10 о 1 оо о рядную шину считывания, прошивающуюстабилизирующие сердечники ( СС ), появляется сигнал на выходе одного изэлементов И 13 или 14. Эти сигналыпроходят через элементы ИЛИ 30 ипи29 на входы соответствующих счетчиков 32 и 31. Если тот или иной тракт9991считывания выходит из строя, т.е, систематически дает сбои, то его счетчик сбоев вскоре переполнится и соответствующий триггер регистра 17 или 18 установится в "единичное"5состояние.Допустимр что неисправность воз"никает в одном из трактов считывания, включающего в себя разрядную шину считывания, прошивакщую рабочие сердец ники (в дальнейшем - тракт РС), т,е.пусть установлен в "единичное" состояние один из триггеров регистра 17. При этом, разрешающий потенциал снят с управляющего входа элемента И 8 15 и подан на второй вход элемента И 11.При очередном считывании информации из накопителя 1 неисправный трактсчитывания исключается из процесса29ункционирования, так как сбойный сигнал не пройдет через элемент И 8, на выходе которого постоянно будет "0". Этот "0" инвертируется элементомНЕ 19, на выходе которого ФоРмиРУется сигнал "Р, который поступает навход элемента И 10, на второй вход которого подается запрещающий сигнал свторого (" единичного" ) выхода соответствующего триггера второго регист 36 ра 18, так как тракт считывания, включающий в себя разрядную шину считывания, прошивающую стабилизирующие сер" дечники (в дальнейшем - тракт СС) данного разряда, исправен и соответ, ствующий ему триггер регистра 18 находится в "нулевом" состоянии. Сле" довательно, при подаче первого стробирующего си.гнала на вход элемента И 10. на его выходе сигнал отсутствует, В то же время считанная инФормация 4 ф в тракте СС проходит через элемент И 9 и поступает на вход элемента . ИЛИ 27 и на вход элемента НЕ 20, инвертируется на нем и поступает навход элемента И 11, на втором входе фкоторого присутствует разрешающий сиг" нал с второго ("единичного") выхода триггера первого регистра 17. Первый стробирующий сигнал, поступающий навторой вход 37 устройства, необходим ф для того, чтобы синхронизировать прохождение считанной информации черезэлементы И 10 и 11, При подаче перво"го стробирующего сигнала на вхрд злемента И 11 считанная инФормация прой- ф детна его выход и поступит на входэлемента ИЛИ 26, на другом входе ко" торого постоянно держится сигнал "0" 10Если по данному разряду читается "1", то в тракте считывания СС сигнала "1" нет, следовательно нет сигнала "1" и на первом входе элемента ИЛИ 27 а значит и нет сигнала 11" на его вы" ходе, т.е. нет сигнала на "нулевом" кодовом входе соответствующего триггера регистра 24 числа, Поскольку тракт считывания РС заблокироваН, то полезным является только сигнал в тракте считывания СС. В рассматрива" емом случае сигнал "0" с выхода тракта считывания СС поступает на элемент НЕ 20, инвертируется в "1" и по пер" вому стробирукщему сигналу проходит через элемент И 11 на вход элемента. ИЛИ 26, а с его выхода .- на "единичный" кодовый вход триггера регистра 24 числа, т,е, будет прочитана "1". Таким образом, устройство остается работоспособным при отказе любого одного из двух трактов считывания во всех разрядах накопителя 1.В том случае, если оба тракта счи" тывания данного разрядв дали сбои с полной инверсией инФормации, элементы ИЛИ-НЕ 21 и 12 соответственно не заФиксируют сшибки. Блок 25 контроля выдаст сигнал ошибки на вход элемента И 35, на другом входе которого будет разрешающий сигнал с выхода элемента ИЛИ-НЕ 34, на входе которогонет сигнала с выхода элемента ИЛИ 28,Следовательно, на контрольном выходе 36 устройства появится сигнал "Прерывание".Предлагаемое устройство работаетбезошибочно до тех пор, пока исправны хотя бы по.одному тракту считывания. в каждом разряде, причем время реконФигурации, т.е, локализации иблокировки. неисправности устройства,практически не влияет на время цикла обращения к оперативному запоминающему устройствуТехнико-экономическое преимущество предложенного устройства заключается в том, что оно позволяет повысить надежность по сравнению с известным за счет расширения Функциональных возможностей блока исправления ошибок. Формула изобретенияОперативное запоминающее устройство типа 2 Д с обнаружением и исправлением ошибок, содержащее накопитель, 11 9991 входы которого соединены с выходами формирователей тока записи и дешифратора адреса, вход которого является первым входом устройства, первую и вторую группы усилителей считывания, входы которых подключены к выходам накопителя, первую группу элементов И, выходы которых подключены к счетным входам регистра числа, выходы которого подключены к входам фор О мирователей тока записи и блока контроля, выход которого соединен с первыми входами элементов И первой группы и с первым входом элемента И, выход которого является контрольным вы ходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него введены регистры контрольной информации, группы элементов И с второй 20 по десятую, группы элементов НЕ, группа элементов ИЛИ-НЕ, группы элементов задержки, группы элементов ИЛИ и счетчиков сбоев, элемент НЕ, элемент ИЛИНЕ, причем первые входы элементов И 25 второй и третьей групп соединены соответственно с выходами усилителей считывания первой и второй групп, вторые входы - с первыми выходами соответственно первого и второго ре гистров контрольной инфогмации, а выходи - с первыми входами элементов ИЛИ первой и второй групп и с входами элементов НЕ первой,и вторрй групп, вцходц которых подключены к первым входам элементов И четвертой и пятой групп, вторые входы которцх соединены с вторыми выходами соответственно второго и первого регистров контрольной информации, третьи входы обьеди-. 4 О нены и являются вторым входом устрой 12ства, а выходы соединены вторыми входами соответственно элементов ИЛИвторой и первой групп, выходы которыхсоединены с информационными входамирегистра числа, а также с первыми ивторыми входами элементов И шестойгруппы и элементов ИЛИ-НЕ группы, третьи входы которых соединены с выходомэлемента НЕ, вход которого являетсятретьим входом устройства и соединенс третьими входами элементов И шестойгруппы, выходы которых и выходы элементов ИЛИ-НЕ группы соединены с входамиэлементов задержки и элементов ИЛИтретьей группы, выходы которых соединены с вторыми входами элементов Ипервой группы и входами элементов ИЛИНЕ, выход которого соединен с вторымвходом элемента,И, выходы элементовзадержки соединены с первыми входамиэлементов И е седьмой по десятую, вторые входы которых соединены с выходами регистра числа, выходы элементовИ седьмой и восьмой групп соединены свходами элементов ИЛИ четвертой группы, выходы эпементов И девятой и десятой групп соединены с входами элементов ИЛИ пятой группы, выходы элементов ИЛИ четвертой и пятой групп соединены с входами счетчиков сбоев первой ц второй групп, выходы которыхсоединены соответветственно с входами второго и первого регистров контрольной информации.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 623238, кл. 6 11 С 29/00, 196,2. Авторское свидетельство СССРпо заявке 8 ф 290 М 19/18-2 Й,кл, С 11 С 29/00, 1980 (прототип).99911" Составитель В. РудакоКозориз Техред К.йыцьо орректор И.Шу едакто каз 1166/ одписноеСССР и Филиал ПППг. Ужгород, ул. Проектная 5 Тираж 592 ВНИИПИ Государствен по делам изобрете 113035, Москва, Ж