Шакарьянц

Устройство для сравнения двоичных чисел

Загрузка...

Номер патента: 1068931

Опубликовано: 23.01.1984

Авторы: Лебедева, Летнев, Шакарьянц

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...вход 3 ввода второго сравниваемого числа, вход 4 управления устройства, вход 5 сброса, элемент ИЛИ 6, элемент 7 задержки, триггеры 8 и 9, элементы И 10 - 12, выходные шины 13 - 15, триггер 16 и элемент 17 задержки,Устройство работает следующим обра зом. Перед началом сравнения по входу 5поступает сигнал сброса, который устанавливает триггеры 8, 9 и 6 в нулевое состояние. Нулевой сигнал на прямом выходе триггера 16 запрещает появление на выходахэлементов И 11 и 12 единичных сигналов,и на всех выходах устройства 13 - 15 будут нулевые значения сигналов, Первоесравниваемое число подается по шине таким образом, что в и-разрядном счетчикеустанавливается его инверсное значение.После этого по входу 3 через элемент ИЛИ 6на информационный вход...

Запоминающее устройство с самоконтролем

Загрузка...

Номер патента: 1040526

Опубликовано: 07.09.1983

Авторы: Летнев, Шакарьянц

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...управляющим входом устройства, информационные входы накопителя подключены к выходам элементов ИЛИ, одни входы кото. рых подключены к выходам первых элементов И, другие - к выходам вторых элементов И, одни входы которых являют ся информационными входами устройства, , другие подключены к выходу элемента НЕ, вход которого подключен к одним 0526входам первых. элементов И и являетсявторым управляющим входом устройства,дополнительно содержит коммутаторы иэлемент ЗАПРЕТ, выход которого подключен к второму управляющему входунакопителя, первый вход элемента ЗАПРЕТявляется третьим управляющим входом устройства, второй вход элемента ЗАПРЕТ подключен к соответствующему выходу счетчика, информационные входы коммутатора подключены к...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1024990

Опубликовано: 23.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...выходом счети2чика, выходы 17-19 блока управления, элемент ИЛИ 20, элемент И 21, одно- вибратор 22, элемент ЗАПРЕТ 23, элемент ИЛИ 24, элемент И 25, входную 26 и выходную 27 шины.Блок 1 управления содержит кнопку 28, переключатели 29 и 30 кода теста, антндребезговые триггеры 31 и 32, генератор 33 тактовых импульсов, в качестве которого может быть использован любой стандартный генератор импульсов, например Г 5-48, дешиФратор 34 кода теста, элементы И 35-38, элемент ИЛИ 39, элемент И 40.Блок управления (Фиг. 21 предназначен для выдачи на выходах 18 и 19 с помощью переключателей или программно) кода выбранного контрольного теста. Выход 2 блока 1 управления управляет режимом работы "Запись - считывание". Выход 17 предназначен для выдачи...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1022225

Опубликовано: 07.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...од 2 А., где А - количество адресов. Он обеспечивает формирование кодов адресов. Формирователь 7 обеспечивает выделение по заднему фронту сигнала импульса длительностью водин период тактовых импульсов. Формирователь 15 импульса сброса обеспечивает формирование по заднему фронту сигнал короткого (сбросового) импульса. В качестве его может быть использован, например, элемент 134 ЖЛ 1, 60 Второй счетчик 13 предназначен для подсчета подцикла. Третий счетчик 14 обеспечивает формирование теста типа "Адресный код". Его разрядность равна (и+1) . 65 Блок 20 анализа адресного кода со.держит по числу тетрад .кода первогосчетчика 5 дешифраторы 34, элементыИЛИ 35,полусумматоры 36. Если разрядность кода первого счетчика содержитне целое...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1014041

Опубликовано: 23.04.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...И 8, втОрой счетчик 9, предназначенный для счета подциклов третий счетчик 10, имеющий разряд. ность п+1) и предназначенный для формирования теста типа "Адресный кодф, сумматор 11 по модулю два, основание 12 и дополнительные 13 коммутаторы.На фиг. 1 обозначены второй 14 и третий 15 выходы блока управления, выход 16 элемента И, четвертый 17 и пятый 18 выходы блока управления.Устройство содержит также дешифратор 19 строк, дешифратор 20 столбцов, группу элементов И 21, элемент ИЛИ 22 и элемент НЕ 23, предназначенные для Формирования теста, типа "Бегущая диагональ".На фиг. 1 показан также контроли. руемый блок 24 оперативной памяти.На Фиг. 2 обозначены запоминающие ячейки 25-40 с первой по шестнадцатую в матрице размером шестнад. цать бит...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1001182

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...устройства коммутаторы 12 подключают к входу регистра 3 выходы элементов И 21 либо выходы элементов ИЛИ 22 в зависимости от управляющего импульса на входах 18, поступающего с выхода счетчика 9. В исходном состоянии все элементы устройства. обнулены ( цепи обнуления не показаныи сигнал "0" на входах 18 коммутаторов 12 подключает к входу регистра 3 выходы элементов И 21. Блок 1 вырабатывает тактовую последовательность импульсов на выходе 15. В первом подцикле счетчики 5 и 10 работают синхронно от одних и тех же тактовых импульсов блока 1. При этом на входах сумматора 11 коды - одинаковые, а на его выходе - низкий уровень. По окончании подцикла формирователем 7 выделяется задний Фронт импульса с выхода триггера б и на элементе И 8...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1001181

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...16 контролируемой оперативной памяти,Устройство работает следующим об-разом.Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресовобеспечивает получение прямого и инверсного теста "Дождь".Переполнение счетчика. 3 адресов 4 Оозначает прохождение одного малогоцикла. Импульсы переполнения счетчика3 адресов подсчитываются счетчиком 4циклов, Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнениясчетчика 4 циклов подсчитываются счетчиком б. На время последнего малогоцикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сиг Онал на элемент И 14, на который черезкоммутатор 10 и коммутатор 13 в случае прохождения прямого теста "Дождь",поступают считанные из выбранногоразряда...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 955208

Опубликовано: 30.08.1982

Авторы: Анисимов, Криворотов, Летнев, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...третьего подциклакуда и будет записан код "1". Такимобразом, блок 15 оперативной памяти,:заполненный в первом подцикле всеминулями, заполняется в следующих подциклах единицами, т.е. проходит процесс "набегания" единиц, характерныйдля теста "Дождь". Когда пройдет Аподциклов, коды на нходе полусумматора 11 будут инверсными и весь блок15 будет заполнен единицами. В следующие А подциклов точно также, начиная с последнего адреса, код единиц сменится кодом нулей. Через 2 Аподциклов заканчивается .полный период теста,Рассмотрим работу устройства приФормировании теста типа "Адресныйкод". В этом случае управляющие сигналы с блока 1 подключают к входамрегистра 3 числа выходы счетчика 14(через коммутаторы 12 и 10),Работа коммутаторов 10 аналогична...

Устройство для контроля блоков оперативной памяти

Загрузка...

Номер патента: 924758

Опубликовано: 30.04.1982

Авторы: Анисимов, Криворотов, Летнев, Шакарьянц

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...со вторыми управляющими входами основных коммутаторов, .На чертеже обозначены также первый вход 17,элемента И, первые 18 и вторые 19 управляющие входы основных коммутаторов. Третий счетчик 14 имеет разрядность (и +1 ).Устройство работает следующим образом,Импульсы на управляющих входах 18 и 19 основных коммутаторов 10 обуславливает выбор одного из трех применяемых в устройстве контрольных тестов : "Дождь", "Адресный код" или "Шахматный код".Рассмотрим работу устройства в режиме Формирования теста "Шахматный код". После запуска устройства блок 1 управления выдает управляющие импульсы, под воздействием которых коммутаторы 1 О подключают выходы счетного триггера 8 ко входам регистра 3. Блок 1 вырабатывает тактовую...