Устройство для контроля памяти

0 П И-С А Н И ЕИЗОБРЕТЕНИЯ Союз СоеетскивСоциалистическииРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(б 1) Дополнительное к авт, саид-ву(22) Заявлено 110381 (21) 3259283/18-24 Щ М. Кл. С 11 С 29/00 с присоединением заявки М 9 -Государственный комитет СССР но делам изобретений н открытий( 088.87 Опубликовано 280283 Бюллетень Мо 8 Дата опубликования описания 280283( 54) УСТРОЙСТВО ОНТР АМЯ этого устройства яви большие аппаратные ким к предлагаемому ущности является устроля оперативной папервый счетчик, реок управления, подклю з Изобретение относится к запоминаю-щим устройствам.Известное устройство для контроляпамяти, содержащее счетчик адресов,подключенный к блоку формирования ад"ресов, блОку сравнения адресов и блоку анализа, коммутатор, соединенный сблоком формирования чисел, счетчикциклов, подключенный к блокам сравнения адресов и циклов, счетчик адресньис операций, дешифратор, блок сравнения количества циклов, амплитудновременной дискриминатор, програмныйблок и блок управления ( 1 .Данное устройство производит тес-.товый контроль взаимосвязей между адресными ячейками и между разрядамиблоков памяти. При этом устройствопозволяет проверить блоки памяти динамическнми тестами "бегающая 1 и нлинО", ишахматный порядок" и "перемен-.ное циклированиеф,Недостаткамиляются сложностьатраты.Наиболее близпо технической сройство для контмяти, содержащеегистр числа н бл ченные к выходным шинам .устройства, основные коммутаторы, выходы которых соединены с входами регистра числа, второй н третий счетчики, формирователь, счетный триггер, полусумматор, дополнительный коммутатор и элемент И (,2.Это устройство Формирует контролирующий тест типа "дождьф и"цресный код". Недостатком данного устройства является невысокое быстродейстВие.Например, для проверки полного объема памяти .512 к байт машины ЕСс помощью этого устройства требуется несколько часов. Время проверки растет пропорционально квадрату числа адре-, сов памяти. Для производственного Контроля, когда необходимо быстро вы ловить все недостающие и лишние связа, неизбежные на этапе изготовления, та кое устройство не может устраивать пО производительности.Цель изобретения - повьыеиие быст родействия и упрощение устройства.Поставленная цель достигается тем что в устройс,тво для контроля памяти содержащее адресный счетчик, блок местного управления, коммутаторы и схему сравнения, одни из входов кото рой соединены с выходами коммутаторов, 1001180а другие являются одними из входов.устройства, выходами которого являются выходы коммутаторов, одни из выходов.счетчика и первый выход блокаместного управления, второй и третийвыходы которого подключены соответст" 5венно к управляющим входам адресногосчетчика и коммутаторов, а входы блокаместного управления соединены с однимиэ выходов схемы сравнения и другимвыходом адресного счетчика, введен10блок постоянной памяти, вход которогосоединен с четвертым выходом блокаместного управления, а выходы подключены к одним из входов коммутаторов,другие входы которых соединены соответ 15ственно с одними из выходов адресногосчетчика и другими выходами схемысравнения, а также тем, что блок мест ного управления содержит генераторимпульсов, триггеры, распределитель 2 Оимпульсов и синхронизаторы, выходыкоторых являются выходами блока, причем выходы триггеров подключены к одним из входов синхронизаторов и распределителя импульсов, другой вход которого соединен с выходом генератораимпульсов, одни из входов триггерови другой вход первого синхронизатораобъединены и являются первым входомблока, другие входы второго и третье-,зОго синхронизаторов подключены к выхо;ду распределителя импульсов, другиевходы триггеров и четвертого синхронизатора,объединены и являются вторымвходом блока,35На фиг, 1 изображена структурнаясхема устройства для контроля памяти;на фиг. 2 - таблицы, содержащие тестовые .наборы.,Устройство для контроля памятифиг, 1) содержит блок 1 местного 4 Оуправления, адресный счетчик 2, ком- .мутаторы 3, блок 4 постоянной памятии схему 5 сравнения. Входы и выходыустройства подключаются к соответствующим выходам и входам контролируемого блока б памяти.Блок 1 местного управления содержит генератор 7 импульсов, распределитель 8 импульсов, триггеры 9 и син-.хронизаторы 10-13, являющиеся комбинационными схемами.Синхронизатор 10 предназначен длявыбора информационного канала выборкоторого зависит от того на какомэтапе выполнения алгоритма находится 55устройство.Синхронизатор 11 получает распределенные во времени сигналы с выходараспределителя 8. Выходными сигнала- ,.ми синхронизатора 11 являются два 60сигнала фЗаписьф и "Считыванием, очередность поступления которых на блокб памяти определяется состояниемтриггеров 9запись-считывание, либосчитывание-запись). 65 Синхронизатор 12 служит для подачи импульсов на прямой либо инверсный входы счетчика 2 ( в зависимости от положения триггеров 9,.т, е. кода состояния). При этом за цикл работы распределителя 8 происходит переход от одного адреса памяти к другому.Синхронизатор 13 предназначен для 1 выбора очередного слова с блока 4 и передачи его через коммутаторы 3 на информационный вход блока б памяти. При переполнении (обнулении ) адресного счетчика 2 происходит смена считываемого с блока 4 слова,Предлагаемое устройство производит тестовый контроль взаимовлияний между разрядами числа К внутри одного адреса, а также взаимовлияние адресов.Суть контроля взаимовлияний между ячейками памяти, относящимися к одному К - разрядному числу машинному слову) или иначе, ячейками, имеющими общий адрес (фиг. 2). Строки таблицы 1 содержат.Ф -разрядные двоичные коды чисел от 0 до К, где Ф= ООК. Строки таблицы 2 инвертированы по отношению к строкам таблицы 1Тест заключается в последовательной записи по каждому адресу памяти двоичных К-разрядных кодов, составляющих столбцы таблиц 1 и 2, Так,двоичный код первого столбца таблицы 1 проверяет наличие параэитного влияния нечетных разрядов(1,3,5 и т,д.)на четные0,2,4 и т.д.). Если междупервой и второй ячейками памяти одного К-разрядного слова (числа) будетзамыкание, то при первой проверкезаписи,первого столбца) во вторуюячейку запишется ложная единица,Столбцы таблиц 1 и 2 хранятся в блоке 4,Так как взаимовлияние ячеек памяти может быть как двусторонним гальваническое заьыкание), так и односторонним ( полупроводниковая связь), то для полноты теста необходима таблица 2(обратная. к таблице 1). Первый столбец таблицы 2 проверяет наличие обратного влияния, т. е, четных разрядов (0,2,4 и т. д.) на нечетные1,3,5 и та де)Устройство работает следующим образом.По сигналу с блока 1 в адресный счетчик 2 заносится единица. С выходов адресного. счетчика 2 параллельный код поступает на адресные шины контролируемого блока б памяти и на первые информационные входы коммутаторов 3. По коду, установленному блоком 1 на 1 правляющих входах коймутаторов 3, первые информационные входы. коммутируются на выходы, адресный код с выходов коммутаторов 3 поступает на. информационные входы блока б памя1001180 Формула изобретения ти, где по сигналу "Запись" с выхода блока 1 записывается в ячейки памяти первого адреса. Затем с блока 1 поступает еще один импульс в счетчик 2, который переходит в состояние, равное второму адресу.5Сигнал "Чтение" с выхода блока 1 поступает на вход блока б памяти, с ячеек второго адреса которого считанная информация поступает в схему 5 сравнения где сравнивается. на ноль. 10В случае нулевой считанной информации блок 1 осуществляет запись в ячейки второго адреса адресного кода .с выходов коммутаторов 3. Записывае мый код с адресного счетчика 2 через 45 коммутаторы 3 поступает на информаци онные входы блока б памяти и равен второму адресу. АналоГичные операции повторяются с ячейками третьего адре-са и т. д. вплоть до полного заполнения всего объема памяти.При очередном считывании, в случае получения ненулевой информации на вход блока 1 поступает сигнал со схемы 5 сравнения. По этому сигналу дальнейшая работа блока 1 приостанавливается, а на блоке индикации (не показан) высвечивается адрес, показанный счетчиком 2, и считанный по данному адресу код, который однозначно указы- ЗО вает адрес памяти, выбираемый одновременно с текущим адресом.Таким образом, могут быть обнаружены все возможные взаимовлияния адресов и указан их точный адрес, 35По окончании проверки взаимовлияния адресов устройство переходит к проверке влияния разрядов внутри числа. Для этого по сигналу с блока 1 из блока 4 считывается первое слово, соответствующее первому столбцу таблицы .1фиг. 2. Считанное слово через вторые информационные входы коммутаторов 3 поступает на информационные входы блока б, на адресных входах которого установлен перв и адрес с 45 выходов адресного счетчика 2. По уп- равляющему сигналу "Запись" с блока 1 данное слово записывается в первый адрес блока б. Аналогичным образом первое слово из блока 4 записывается по 50 всем адресам памяти. Затем по сигналу "Чтение" с блока 1 начинается последовательное считывание с первого адреса и сравнение считанной информации схемой 5 сравнения. 55В случае сравнения считанной информации по всем адресам памяти блок 1 выбирает второе слово и производит с ним все описанные операции и т, д. вплоть до последнего слова 6 О таблицы 2.В случае несравнения считанной из блока б памяти информации с ожидаемо 9 блок 1 подает на управляющие входы . коюлутаторов 3 код, по которому выбходы этих коммутаторов коммутируются с третьими информационными входами, к которым подключены выходы схемы 5 сравнения.Таким образом, остаток от нвсрав-.нения разряд несравнения), поступаю.- щий с. выходов схемы 5 сравнения, записывается в блок б памяти. Затем записанная информация считывается и индицируется в блоке индикации. При считывании, наряду с записанным раз,рядом,по которому было несравнение в предыдущем такте, считывается и вза- имовлияющий разряд, так как при двух-, стороннем влиянии ( например короткомзамыкании) при записи одного разряда записывается и второй. Таким образом, локализуется точное место неисправности.Предлагаемое устройство проще и надежнее прототипа. Так, для контроля электронной памяти ЕС ЭВМ, разрядность машинного слова которой равна 32, необходим постоянный запоминающий блок на 19 слов, Выполнение этого блока на диодах делает его простым, надежным и дешевым.Быстродействие изобретения значительно выше, чем в прототипе. Это обусловлено тем, что в нем число .тактов растет пропорционально линейному закону от числа адресов, а в прототипе число тактов пропорционально квадрату числа адресов.Предлагаемое устройство позволяет с высокой точностью указывать характер и место неисправности, что очень важно при крупносерийном производстве. 1. устройство для контроля памяти, содержащее адресный счетчик, блок местного управления, коммутаторы и схему сравнения, одни иэ входов которой соединены с выходами коммутатор 1 ров, а другие являются одними из входов устройства, выходами которого являются выходы коммутаторов, одни из выходов счетчика и первый выход блока местного управления, второй и третий выходы которого подключены соответственно к управляющим входам адресного счетчика и коммутаторов, а входы блока местного управления соединены с одним из выходов схемы срав- нения и другим выходом адресного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, в него введен блок постоянной памяти, вход которого соединен с четвертым выходом блока местного управления, а выходы подключены к одним из входов коммутаторов, другие входы которых соединены соответственно с одними из