Патенты с меткой «программируемое»

Номер патента: 668006

Опубликовано: 15.06.1979

Авторы: Терзян, Чахоян, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...1, дешифратор числа 2, числовыеформирователи 3, числовые шины 4, накопитель 5, разрядные шины 6, разрядный дешифратор 7, усилители считывания 8, дополнительные числовые формирователи 9,коммутатор 1 О, адресные шины 11, выходные шины 12,Работа устройства в случае, когда всеэлементы накопителя 5 и числовые формирователи 3 исправны, происходит как обычно: код адреса поступает на адресные шины11 и адресный формирователь 1, с выходакоторого адрес поступает на вход разрядного дешифратора 7 и входы дешифраторачисла 2. Дешифратор числа 2 возбуждаетсоответствующий числовой формирователь 3и выбирает одну из числовых шин 4 накойителя 5. При этом на разрядные шины 6выдается храняшаяся по данному адресуинформация из накопителя 5, которая...

Номер патента: 711634

Опубликовано: 25.01.1980

Авторы: Андреев, Иванов, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...шину 6, накопитель 7 с основными запоминающими элементами 8, дополнительные элементы памяти 9 и 10, дополнительную разрядную щину 11, разрядные шины 12, разрядные формирователи 13, дополнительный разрядный формирователь 14.Для контроля электроники обрамле- ния накопитель ПЗУ необходимо и достаточно убедиться в отсутствии замыканий и обрывов адресных и разрядных шин 5 и 12, так как отказ любого компонента электроники обрамления можно интерпретировать как обрыв или замыкание соответствующей шины. Лля контроля целостности и незамкнутости шин используются дополнительные запоминающие элементы 9 и 10 контрольной адресной шины 6 и контрольной разрядной шины 11, Дляконтроля разрядйых шин 12 необходимо производить последовательную запись в...

Номер патента: 733026

Опубликовано: 05.05.1980

Авторы: Иванников, Кравцов

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...выбором селектором 3 определенного разряда выбранной строки накопителя2, в который производится запись информации.Запись логической 1 производится подачей импульса тока питания накопителя,который пережи гает плавкую перемычку ячейки выбранного разряда (цепи питания на блок-схеме условно не показаны).Запись логического О определяется наличием плавкой перемычки, и импульс тока при этом в выбранную ячейку не подается. Перебором комбинаций логических сигналов на выходах Ьых.1 - Вых.8 и, следовательно, на входах дешифратора разрядов 7 выбираются последовательно адреса всех ячеек выбранной строки матричного накопителя и записывается информация в соответствии с заданной программой. Комбинации кода на входах Вх,3 - Вх.6 входного...

Номер патента: 736170

Опубликовано: 25.05.1980

Авторы: Авдеев, Антонишкис, Булгаков, Еремин, Макаревич, Сонов, Хорошунов

МПК: G11C 15/00

Метки: запоминающее, программируемое

...26 кода операцииинформационный и управляющий выходыкоторого подключены .соответственнок четвертому информационному и управляющему входам блока памяти,ЗО 40 Работа з апоминающего устройствапроисходит в двух режимах: в режимеввода (нывода) программ коммутациив соответствующие блоки 1 -1 памяИти со стороны ИВМ 16 и в режиме работы решающих блоков 71 - 7, когдапроисходит последовательное под-.ключение блоков памяти через коммутатор 2 ввода и коммутатор 3 выводако входам и выходам решающих блоков 7 - 7 щ.В первом режиме иэ ПВМ 16 черезблок 13 сопряжения, буферный блок12 памяти осуществляется ввод в требуемый блок 1 памяти кодов, составляющих программу коммутации выходов ивходов решающих блоков 7 -7 Форматкодов программы коммутации...

Номер патента: 809378

Опубликовано: 28.02.1981

Авторы: Глушков, Кульбашный, Мальцев, Милошевский, Нагин, Яковлев

МПК: G11C 17/00

Метки: за-поминающее, постоянное, программируемое

...управляющие транзисторы 9, при которой происходит инверсия информации, а именно: запись логического нуля в управляющий транзистор 9 происходит лишь при единичном состоянии запоминающего транзистора, а логическйй нульв управляющем транзисторе 9 преобразуется в логическую единицу в запоминающем транзисторе 4.Стирание информации в выбранном слове или во всех управляющих транэисто рах 9 происходит при подаче высокого уровня на шину 17 и низкого уровня на выбранную словарную шину 5 или на шину 14 избирательного стирания, а на остальные шины 5 подается высокий уровень, что переводит выбранные транзисторы 4 или 9 в открытое состояние (логическая единица).Запись информации в транзисторы 4 или 9 производится при подаче высокого уровня на...

Номер патента: 864338

Опубликовано: 15.09.1981

Авторы: Рувинский, Селютин

МПК: G11C 15/04

Метки: логическое, программируемое

...и первого и последнего иэ столбцов8 матрицы 2 подключены, соответственно, к одной иэ выходных шин5 или 6, а строки остальных каждых двухсоседних столбцов 8 подключены, соответственно, к одной из выходных шин6. В каждом иэ столбцов 7, кромепервого истоки МОП-транзисторов 3подключены к стокам МОП-транзисто ров 3 предыдущего столбца,Устройство работает следующим образом,На входные шины 9 матрицы 1 пос" тупает определенный набор двоичных сиг налов, который выбирает один иэ столбцов 7 МОП-транзисторов 3, т.е. запи рает все транзисторы этого столбца.Нагрузочные МОП-транзисторы 3, находясь в открытом состоянии, обеспечивают прохождение высокого потен циала отшины питания4 к одной иэвыходных шин 5. При этом связь указанной выходной шины с...

Номер патента: 886055

Опубликовано: 30.11.1981

Авторы: Глушков, Деркач, Медведев, Мержвинский

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...1 Ф 15 ЗФ 23 7 88 щую шину 14 и, таким образом, допол-нительно снизить мощность, рассеиваемую на каждом блоке 7 зиписи-считьвания, а также обеспечить минимальное шунтирование цепи записи элемента памяти накопителя 1 другими управляющими лелями.Пример конкретной реализации устройства применительно к требованиям биполярной технологии показан на электрической схеме, изображенной на фиг. 3. Устройство содержит накопитель, включающий элемент памяти ЭП, развязьвающий диод Д 1; разрядный диод Д 2; первый управляющий ключ К 2, Т 1; элементы, задающие режим считывания, В 1, ДЗ; элемент разряда шин накопителя - диод Д 5; резистор В 4; входной усилитель; элемент защиты Дб; элемент выходного усилителя, совмещенный с элементом сдвига уровней...

Номер патента: 951398

Опубликовано: 15.08.1982

Авторы: Васильковский, Кнышев, Савостьянов, Скибинский, Сливицкий, Чекаловец

МПК: G11C 17/00

Метки: запоминающее, контролем, постоянное, программируемое

...устройства сконтролем,Устройство выполнено в виде интегральной схемы и функционально состоит из генератора импульсов 1,счетчика-регистра 2, блока коммутации 3, формирователя импульсов управления 4, первого 5 и второго 6 бло.ков ИЛИ,.буферного регистра 7, дешифратора 8, блока усилителей 9, матричного накопителя 10, блока синхронизации 11, блока ввода-вывода 12,держит также выводы управления 14"23Устройство при контроле работаетследующим образом, В режиме считывания на вход 18 поступает соответствующий сигнал, а навыход 14 подается сигнал "Выбор режи" ман который открывает внутренние шины адреса блока коммутации 3, сбрасывает счетчик-регистр 2 в начальноесостояние и устанавливает выходной триггер блока сравнения 13 в состояние,...

Номер патента: 963101

Опубликовано: 30.09.1982

Авторы: Сокол, Широков, Щетинин

МПК: G11C 17/00

Метки: записи, запоминающее, информации, однократно, постоянное, программируемое

...Корректор Е. Рошко Редактор 6. Середа Заказ 7526/77 Тираж 622 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, 3-35, Раушская наб., д. 1/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,3ряжения на адресные и информационные шины, увеличении напряжения нашине питания до значения, обеспечивающего режим записи,. и в подаче,импульса напряжения разрушающего тока на шину записи, прекращениидействия импульса напряжения разрушающего тока. на интервал времени,достаточный для охлаждения устройства, измерение напряжения на соот Оветствующей информационной шине исравнении его с заданным значением,по результату которого изменяют постоянное напряжение на адресных и инФормационных шинах, после подачи...

Номер патента: 972500

Опубликовано: 07.11.1982

Авторы: Бородин, Бузунов, Шипилов

МПК: G06F 7/00

Метки: логическое, программируемое

...входу второго 17элементов И. Информационный вход 10и выход 15 коммутатора 11соединены, соответственно, с информационным входом первого 16 и выходом второгб 17 элементов И, а информационный вход 14коммутатора подключенк выходу первого 16 и к информационному входу второго 17 элементовИ,Устройство работает следующим образом.Для реализации некоторой комбинационной или последовательностнойсхемы на основе данного устройства,последнее подвергается предварительной настройке путем настройки многоФункционального элемента 1. Каждыйвнешний вывод 7 устройства, соедийенный с выходом коммутирующего блока2(, может использоваться в любом изтрех режимовг цВход устройства", "Выход элемента 1 или "Выход триггера ",.При этом и процессе работы...

Номер патента: 972595

Опубликовано: 07.11.1982

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...- с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходамиустройства.25На чертеже представлена блок-схемапредлагаемого программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит модулипамяти 1, адресные входы которых972595 Формула изобретенйя Составитель Г.БородинТехред Т.Маточка Корректор М.Демч Гуньк едак каз 8526/45 Тираж 622ВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,одписно Л "Патент", г. Ужгород, ул. Проектна илиал соединены с адресными входами 2, яв-.ляющимися входами устройства, и совходами дешифратора 3, выходы которого соединены со входами выборкисоответствующего модуля...

Номер патента: 982092

Опубликовано: 15.12.1982

Авторы: Голованевская, Левин, Рувинский, Селютин

МПК: G11C 15/04

Метки: логическое, программируемое

...с адресным выходомрегистра 4, адресный вход регистра 4соединен с шиной б адреса, Разрядныевыходы регистра 3 и первые разрядные выходы регистра 4 через входныешины 7 и 8 соединены с затворами первой группы МОП-транзисторов 9 и 10в блоках 1 и 2 памяти соответственно. Вторые разрядные выходы регистра4 с помощью общих входных шин 11соединены с затворами второй группыМОП-транзисторов 12 и 13 в блокахи 2 памяти. Истоки и стоки МОПтранзисторов обеих групп подключенык выходным шинам 14.Устройство работает следующим образом.На адресный вход регистра 4 с шины 6 адреса последовательно поступает слово адреса, состоящее из двухчастей, Одновременно с этим происходит сдвиг регистра .4 и запись внего адреса. В процессе записи адреса в регистр 4 первая...

Номер патента: 991431

Опубликовано: 23.01.1983

Авторы: Комухаев, Любарский, Якуба

МПК: G06F 13/00

Метки: блока, выделения, информационного, программируемое, упорядоченного, циклически

...адресов, Информационные входыустройства через коммутатор А и блокБ выбора информации связаны с выходом устройства, а адресные входы через дешифратор В адреса и блок Г объединения адресов подключены к управляющим входам блока Б выбора информации.На чертеже показан пример конкретной технической реализации программи 20руемого устройства для выделения циклически упорядоченного информационного блока в случае 16 адресуемых информационных входов, для ко.орых не,обходимо иметь возможность выбора любых четырех из них (т.е. Б = 4, М:=16:4=4, К=1; 2; 3; 4, 1 = 0,1 у 215, 6 = 1.,2,3,4), причем блок Г выполнен на элементах 4 И-НЕ,а блокБ - на элементах 2-2-2-2-И-ИЛИ, 30Устройство работает следующим образом.Сигналы с информационных...

Номер патента: 999111

Опубликовано: 23.02.1983

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...х+хгде х - бит в данном разряде основной микросхемых - бит в данном разряде допол 2нительной микросхемы 2 итаблицей истинности:ступившему адресу информация и параллельно " информация из дополнительного модуля 2 памяти, относящаяся ксоответствующеЙ группе адресов (слов)модулей 1 памяти,программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит М модулей 1 памяти и дополнительный модуль 2 памяти с и разрядными выходами и дешифратор 3, выходы которого соединены с входами выборки соответствующих модулей 1 памяти. Вход выборки дополнительного модуля 2 памяти соединен с шиной разрешающего потенциала, Адресные входы модулей.1 памяти, входы дешифратора 3 и адресные входы...

Номер патента: 1020816

Опубликовано: 30.05.1983

Авторы: Багдонас, Бородин, Бузунов, Шипилов

МПК: G06F 7/00

Метки: логическое, программируемое

...1 Опоступает также и на вход элемента 1,соединенный с первым выходом блока 2.Тем самым в устройстве обеспечиваетсяобратная связь, необхоцимая при реалиЫ зации последовательных схем.Второй триггер 15 сохраняет нулевое состояние, пока на вход 7 поступает нулевой сигнал. При этом с выхода 3 1020816 дого коммутирующего блока, который дю попнитепьно содержит третий и четвертый элементы И, элемент НЕ и второй триг гер, прямой выход которого подключен к второму входу первого элемента И, инверсный выход второго триггера подключен к второму входу второго апемента И, четвертый вход коммутирующего блока . подключен к первому входу третьего элемента И, выход которого подключен к управляющему входу коммутатора; второй вход третьего элемента И...

Номер патента: 1182570

Опубликовано: 30.09.1985

Автор: Бабенков

МПК: G10H 1/02

Метки: программируемое, электромузыкальное

...ИЛИ-НЕ 26 является выходом блока 10,Устройство работает следующим образом,Программа 1, Автомат нагружен полностью. К каждому выходу ключей блока 6 подсоединены выводы частотозадающих цепей генераторов тонов, к каждо82570 1 О му входу во второй группе входовформирователя 8 импульсов блокировкиподключены выходы формирователя 5музыкальных длительностей в соответствии с требуемой последовательностью 5длительностей,Пусть требуется длительность звуФчания первой ноты 1/8, второй - 3/8.Это соответствует соединению входа28 элемента 14-1. формирователя 8импульсов блокировки с выходом 29формирователя музыкальных длительностей, а входа 30 элемента 14.2 -с выходом 3 1При нажатии на кнопку 22 триггер 1523, до этого установленный в...

Номер патента: 1193640

Опубликовано: 23.11.1985

Авторы: Поддубный, Черепов

МПК: G05B 19/08

Метки: логическое, программируемое

...через временные селекторы 11 - к выходам 12 уст-;ройства, а выход 9 -го узла 2 1-й строки матрицы 1, 1=1,2ш;1=2,3 п подключен к входу 3 (1+ +1)-го узла 2 (З)-й строки. Выход 13 -го узла 2 и-й строки, Ч=1,2 п, подключен.к входу 3 (д+1)-го узла 2 этой же строки. Горизонтальные шины 14 и 15 контактной матрицы 8 подключены через разъем 6 к источнику 16 питания. В узлах контактной матрицы 8 предусмотрены гнезда 17 для съемных перемычек.1Перестраиваемый логический узел2 содержит элемент И 18, элемент НЕ,РАВНОЗНАЧНОСТЬ 19, первый и второй элементы И-НЕ 20 и 21,Шины 14 и 15 матрицы 8 таким образом подключены к клеммам источника 16 питания, что на шине 14 формируется сигнал логической единицы, а на шине 5 - логического нуля. Программирование...

Номер патента: 1257702

Опубликовано: 15.09.1986

Авторы: Брезгунов, Долгов, Плахтеев, Приходько

МПК: G06F 7/00, G11C 15/04

Метки: логическое, программируемое

...происходит перезапись в регистр 5 входной информации и устанавливаются в ноль регистры 28,28 блока 15,На конкретном примере рассмотримфункционирование устройства с х, =3,1" =3,=4 и порогом декодированияМ=2. +1, (где 1. = 1) при воэникнове) 1 О нии отказов.Пусть реализуются следующие функ ции 0001 1110 0011 1100 0111 1000 0111 1011 1100 0011 11010110 1001 1110 1001 1110 0111 1001 01001011 1100 0011 1201 1010 1101 1110 0011 1000 0111 1001 0110 101 1100 1011 1101 0110 В режиме настройки на вход 3 поступает единичный сигнал. При этом в(2 х + Р ) разрядный регистр 10 вводится настроечная информация с входа 2 под воздейсгвием сигналов син -хронизации на входе 4. Коммутаторы7 - ,7 д,одключают (в режименастройки) выходы регистра 5 к вхо 3дам...

Номер патента: 1282219

Опубликовано: 07.01.1987

Автор: Добулевич

МПК: G11C 11/40

Метки: запоминающее, программируемое

...ла разрешения записи) . При этом информация, поданная на входы устройства, записывается в запоминающиечасти ЗЧ; первых ячеек 3 Х 2;, каж 1дой строки. Одновременно происходитсдвиг информации вправо на 1 разрядвдоль каждой строки ячеек матрицы Ив каждой горизонтальной сдвиговойструктуре. После шести тактов записи настроечная информация в матрице И полностью обновляется.Принимаем следующее кодированиережимов работы логической части матрицы И. "00 - режим выдачи логического нуля на выход ЛЧ (на шину 2 17)"01" режим логической связи шиныХ; и 2, "10" - режим логической связи шины Х; и 2, "11" - режим выдачи логической единицы на выход логической части (на шину 2 11) ЛЧ ячей 1,1ки Х 2,Если нижнюю строку ячеек матрицы И Х 2 г (3 = 1, 2, 3)...

Номер патента: 1300563

Опубликовано: 30.03.1987

Авторы: Гладштейн, Комаров, Тверецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...о том, что испробованы все варизцтц коррекции и, слс- ЛОВаТЕЛЬНО,;53 ПИСЬ ЛЗ ИНОГО ЧдСИВс 1 В Лдцное ПГ 1 ЗУ 8 невозможна. В эточ случае исполняется про раях)3 3 блок 51, в хогс котОРОГО В РсГистР 1 с) Вы Воля ВыволитсЯ слово, обеспсчивдюпс свече 1 ис ицлик 1 т)р 1 Бряк в грхппс элсмсГСОВ 16 инлик;псин. В эточ случае 1111 ЗУ 8 признагЯ бр;1 кО- ванным и лолжцо быть з 11)ццс) лругич.Если же корректируюцсс сг)си)с) цс р;1 вно 111, то проверены ц Все Взризцтц коррекции и нсобхолимо перейти и Глук)- 1 цемм. ДЛ 53 ЭТОГО ВЫПОГ 1 Н яТС 51 ПрОГрс с М ИЬ 1 И блок 37, в холе которого инкрхсцтирут - ся текупгсе зцдчсцис коррсктирук)цгс ГО с 1)- ва. Далее управлецис передастся прО рзмчи)- лу блоку 33, цс)еле чего микрО-ЭВМ 91, 3 На 10 ГИЧНО РДССХ...

Номер патента: 1300564

Опубликовано: 30.03.1987

Авторы: Гецко, Гусейнов, Исмаилов, Мамедов

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...18 программирования .и вход 19 разрешения программирования устройства.В работе устройства можно выделитьтри режима: режим нормального функционирования, режим коррекции и режим функционированияя после коррекции. Первый и третий режимы являются рабочими режимами,в которых устройство выполняет возложенные на него функции. Второй режим является промежуточным режимом, в которомосуществляется программирование дополнительного модуля 2 памяти, т. е. пережигание перемычки по адресу, который равенадресу восстановленной перемычки в одномиз модулей 1 памяти,В режиме нормального функционирования устройство работает следующим образом.В этом режиме входы питания и выборки дополнительного модуля 2 памяти черезнормально замкнутые контакты 9 и 10...

Номер патента: 1336100

Опубликовано: 07.09.1987

Автор: Денискин

МПК: G11C 7/00

Метки: занесения, запоминающее, информации, модуль, постоянное, программируемое

...импульсапрограммирующего напряжения с первоговхода-выхода а блока 8 на второй входвыход в блока 8 и далее на соответствующий вход-выход адаптера 6. Происходит (или не происходит) запись в соответствующий разряд выбранной ячейкиППЗУ,Далее в формирователь 2 импульсовзаносится код, формирующий импульсы контролирующих напряжений. Эти импульсы свторого выхода блока 5 коммутации поступают на входы адаптера 6. Код с входавыхода адаптера 6 поступает на второйвход-выход в блока 8, на входе которогосохраняется код с выхода регистра 11 записи. 20 25 30 35 40 45 50 55 При совпадении сигналов на входе и втором входе-выходе в блока 8 на его первом входе-выходе а формируется сигнал прерывания, который через шину 9 прерывания поступает в блок 4...

Номер патента: 1358079

Опубликовано: 07.12.1987

Автор: Оболенцев

МПК: H03K 5/13, H03K 5/153

Метки: программируемое, сигнала, формирования

...устройство готово к формированию сигнала,Приходящий сигнал на вход 1 с момента времени Т (фиг.2 а) через логи 8079 2ческий элемент ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ 4 (момент времени 2, фиг,2 г) разрешает счетчику 5 производить счет импульсов, поступающих с генератора 3(фиг.2 в). После того, когда на входеА элемента 7 сравнения установится значение А) В, на его выходе появится сигнал "Лог." (момент времени С,фиг.2 д), который установит на выходелогического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ4 "Лог,О" (момент времени Т,фиг.2 г),этим сигналом запрещается счет импульсов в счетчик 5 с генератора 3.Таким образом, с момента времени 1по е (фиг.2 д) осуществлена задержка,формирования выходного сигнала по пе- реднему фронту входного сигнала. Приизменении...

Номер патента: 1372358

Опубликовано: 07.02.1988

Авторы: Львович, Приходько, Фастов, Щетинин

МПК: G11C 11/40

Метки: запоминающее, постоянное, программируемое

...ПРИ 6 лг.сп и сд гиии сопротивления перемычки, , Е,руженные при таком режиме 51015 35 40 45 контроля не полностью пережженные перемычки могут быть подвергнуты дальнейшему программированию до полного пережигация перемычек, благодаря чему будет повышена надежность ИС и коэффициент просраммиронае(ия, ИС, которых перемычки це удаетгя дожечь, должнь быть забракованы, При отбраковке целых перемычек, имеющих недопустимо большое сопротивсееие, порог переключения выходного усилителя 8 изменяется таким образом, что переключение угилителя 8 происхопит при большем токе считывания, соответсе - есееЕеЕО при меньшем сопротинлении перемычки (фиг,2).Степень изменения в ту или иную сторону порога переключения ныходцого усилителя 8 ньбирается...

Номер патента: 1372359

Опубликовано: 07.02.1988

Авторы: Гецко, Гусейнов, Исмаилов, Мамедов

МПК: G11C 17/00

Метки: запоминающее, коррекцией, постоянное, программируемое

...в чистом - незапрограммированном виде, т.е. по всем адресам содержатся только "1"). По этой причине на выходе мультиплексора 12 присутствует сигнал логического "0", который держит накопитель 8 в режиме "Хранение".Накопители 7 и 8 имеют и и щ разрядов соответственно, т,е. устройство содержит п, щ - разрядных накопителей блока 1. Пусть К-м (К = 1, 2п) накопителем блока 1 по 1-м (д = 0,1В, где М - количество адресуемых ячеек накопителей) адресам обнаружена неисправность в о-м (Ч = 1,2щ) разряде, который находится в единичном состоянии, а остальные разряды - в нулевом состоянии:1,29-1, с + 1 щ;,О.До коррекции в накопителях 7 и 8по всем адресам записаны только1",1,2сщ; 1,2,)Кив11 ууКоррекция неисправности в К-м накопителе блока 1...

Номер патента: 1381593

Опубликовано: 15.03.1988

Авторы: Гольденштейн, Коган

МПК: G11C 16/10

Метки: записи, запоминающее, информации, постоянное, программируемое

...6 на первом и втором входах элемента И 16 присутствуют уровни "0", разрешающие прохождение импульсов с первого выхода генератора 11 через элемент И 16 на третьи входы групп элементов И 12, 13. По положительному импульсу с первого выхода генератора 11 информация с мультиплексора 3 и блока 9 оперативной памяти через группы элементов И 12, 13 поступает на блок 1 сравнения. При неравенстве информации на его выходе появляется уровень 1, при равенстве сохраняется уровень "0". Если информация ППЗУ и хранящаяся в блоке 9 оперативной памяти неравны, то через элемент И 20 (на его втором входе уровень "1") уровень "1" поступает на генератор 6 и запускает его. На первом выходе генератора 6 появляется пачка импульсов. На время .действия пачки...

Номер патента: 1383442

Опубликовано: 23.03.1988

Авторы: Перепелкин, Путинцев, Скосырский

МПК: G11C 11/40

Метки: запоминающее, постоянное, программируемое

...какого-либо адресного формирователя напряжений выше Опор на первом и втором выходах этого формирователя устанавливаются уровни логического нуля. Наличие уровней логического нуля на одной паре входов дешифраторов 2 и 3 приводит к тому, что ни один из выходов дешифраторов не выбирается, если дешифраторы не имеют дефектов,Поочередно подавая на каждый вход адресных формирователей напряжение, превышающее порог срабатывания порогового элемента 11, и осуществляя перебор входных сигналов на остальных адресных входах, в случае исправного устройства ток через элемент памяти отсутствует. При этом на выходе усилителя 6 считывания устанавливается уровень логической единицы. 20 25 30 35 40 45 В случае дефектов, например обрыв на входе дешифратора 2,...

Номер патента: 1425635

Опубликовано: 23.09.1988

Автор: Крылов

МПК: G06F 19/00, G06F 3/00

Метки: аналого-цифровое, многофункциональное, программируемое, сопряжения

...может быть синхрониэирован с одним иэ входных импульсов по сигналамкомпаратора в соответствии с рассмотренным ранее алгоритмом,измерять и саму длину (длительность)входного импульса по заданному уровню (например, по тому же уровню+1,5 В). Для этого на адресный входмультиплексора М 4 подается код адреса, обеспечивающий подключение первого входа М 4 к входу управления счетом счетчика СЧ 1, Компаратор 17 подключается с помощью АК 2 и АК 4 к источнику входного анализируемого сигнала и выходу АЗУ с хранящимся в немопорным уровнем напряжения (+1,5 В) так,чтобывыходной сигнал компаратора, проходя через М 4 на вход управления счетомСЧ 1, разрешал работу СЧ 2, когда вход"ной сигнал.(на входе АК 1) превышаетуровень +1,5 В, и запрещал,...

Номер патента: 1439588

Опубликовано: 23.11.1988

Автор: Деткин

МПК: G06F 11/36

Метки: программируемое, систем, цифровых

...а вторую группу ьходон данных -к магистрали данных М 1-системы, Допустим, что по 51 ьзОРатРпю пеобход 1 ьмопроанализировать выполнение программыМП-системы В реальном масштабе времени относительно двух условий: относиГот 1 ЬЬ 1 О МОЫт Нта Записн даННЫХ Ц 1 Н Память ИП-систеиы по ацресу Л 1 и относительно момента чтения неизвестныхданных из памятк Ы-скстеь 1 ы по асресу Л 2, причем необходимо знать гредысторию хода програмкь; В объеме300 циклов обращения в память и гослеистори 1 о хода программы в объеме50 циклов обращения В память относительно каждого из условий.роке ТОГО анализ петэного условиянеобходимо провести лишь тогда, когда первая ситуация появится 35-й раз,а вторая ситуация - 15-й раз, Для решения этой задачи попт,зоватепь...

Номер патента: 1443031

Опубликовано: 07.12.1988

Авторы: Крамфус, Маслова, Степанов, Ульянова

МПК: G11C 17/00, G11C 29/00

Метки: запоминающее, контролем, постоянное, программируемое

...одновременное обращение к обоим блокам1 и 2 памяти,При чтении (на входе 16 записисчитывания устройства устанавливается уровень логического нуля) на инФормационные входы-выходы 12 устройства передается информация, считываемая с блока 1, а инФормация, считываемая с блока 2 (контрольные разряды), передается на коммутатор 4 контрольных разрядов и далее на блок 3контроля для проверки четности считы.ваемой информации.Перед программированием должнобыть сформировано контрольное словои установлено в регистр 7 контрольных разрядов. Последнее осуществляется при помощи адресуемой операциивывода, активизирующей третий элемент И 10 (вход вриема данных регистра 7), под воздействием которогоконтрольное слово, передаваемое с информационных...