Устройство для контроля информации, записываемой в оперативную память

( 111003149 АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт, свид-ву22) Заявлено 01 . 10. 81 (21) 3342352/18" 24 1 М. С 29/00 с присоединением заявки Маарствелвыв квиктвт ССЕР 3) Приоритетата опубликования описания 07,03.8Ф(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИИ, ЗАПИСЫВАЕМОЙ В ОПЕРАТИВНУЮ ПАМЯТЬ 1Изобретение относится к запоминающим устройствам и может быть использовано в устройствах отладкипрограмм для отображения содержиМОГО памяти,Известно устройство для контроля информации, записываемой воперативную память, содержащее регистры, схему сравнения, блок управления и буферную память 11 .Недостатком этого устройства является наличие буферной памяти.Из известных устройств наиболееблизким техническим решением к предлагаемому является устройство дляконтроля информации, записываемойв оперативную память, содержащее шины адреса и данных, .блок ручной ус"тановки адреса, схему совпадения, регистр временного хранения данных,элементы схемы синхронизации, и блокиндикации, на который выводится содержимое ячейки памяти, адрес которой содержится в блоке ручной установки.адреса 21.Недостатком этого устройства является невозможность контролировать и выводить на индикацию содержимое нескольких ячеек памяти с различными адресами, что сужает область его применения.Цель изобретения - расширение области применения устройства за счет обеспечения контроля информации, записанной по нескольким адресам.Поставленная цель достигается тем что в устройство для контроля информации, записываемой в оперативную память, содержащее блокввода адресов) буферный регистр, вход которого является информационным входом устройства, элемент И, первый вход которого является тактовым входом устройства, и блок индикации, одни из входов которого соединены с одними из выходов блока ввода адресов, введены схема сравнения, первый коммутатор и сум003149 41 О 15 о ть зо 35 3 1 матор по модулю два, один из входов которого является адресным входом устройства, другие входы подключены к одним из выходов блока ввода адресов, а выходы " к одним из входов схемы сравнения, другие входы которой соединены с другими выходами блока ввода адресов, а один из выходов подключен к второму входу элемента И, выход которого соединен с первым входом первого коммутатора второй и третий входы ко- торого подключены соответственно к другому выходу схемы сравнения и к выходу буферного регистра, а выход соединен с другим входом блока индикации. Блок ввода адресов содержит регистр начального адреса, регистр количества адресов, датчик адресов,ключ и второй коммутатор, входы которого соединены соответст венно с выходом датчика адресов и .с выходомключа, а, выходы - соответственно свходами регистра начального адресаи с входами регистра кличества адресов, выходы регистра начальногоадреса и регистра количества адресов являются выходами блока.На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - функциональная схема предпочтительного варианта выполнения блока ввода адресов,Устройство содержит фиг.1) блокввода адресов, предназначенныйдля ручной установки адреса, сумматор 2 по модулю два,схему 3 сравненияэлемент И 4, буферный регистр 5, пер.вый коммутатор 6 и блок 7 индикации.На фиг. 1 показаны шина 8 данных, адресная шина 9, тактовый вход 10 устройства, процессор 11 и контролируемая оперативная память (ОЗУ) 12,Блок ввода адресов содержитфиг.2)датчик 13 адресов, выполненный в виде наборного поля, ключ 14, второйкоммутатор 15, регистр 16 начальногоадреса и регистр 17 количества адресов.блок 7 индикации состоит иэ одинаковых частей, количество которыхопределяется максимальным размеромотображаемого массива. Каждая частьпредставляет собой регистр храненияданных, записываемых в одну иэ ячеекмассива, связанный поразрядно с усилителями блока 7 индикации, к выходам которых подключены светодиоды Размер массива и разрядность слова,записываемого в ячейку ОЗУ 12, определяют необходимое число элементовв коммутаторе 6 и блоке 7 индикации.Предлагаемое устройство работаетследующим образомНа наборном поле датчика 13 (фиг.2) устанавливается начальный адрес массива ячеек ОЗУ 12, предназначенногодля отображения на блоке 7 индикации.Значение начального адреса черезкоммутатор 15 записывается в регистр16, а также поступает в блок 7 дляотображения. Ключ 14 из положения"Начальный адрес" устанавливается вположение "Размер массива", при этом выход датчика 13, на котором набирается размер массива отображения, коммутатором 15 подключается к входурегистра 17 для записи размера отображаемого массива. Каждый байт передава мй поине 8 (см,фиг,1), отпроцессора 11 к ОЗУ 12, записывается в регистр 5, а на сумматор 2 поступает текущий адрес ячейки ОЗУ 12в которую производится запись. ".умматор 2 определяет разность между начальным и текущим адресом и если онаменьше нуля, то с выхода сумматора 2результат вычитания(И) параллельнымкодом, беэ знакового разряда, поступает на вход схемы 3 сравнения, гдесравнивается с величиной (Ь ), отображаемого массива, Бсли результатсравнения то на выходе схемы 3 сравнения появляется сигнал открывающий элементИ 4 и разрешающий прохождение тактовой частоты с входа 10 на вход, коммутатора 6, а результат вычитания( Ь/Ы/)с второго выхода схема 3 сравнения поступает на второй вход комму.татора 6 для формирования адреса припереписи информации в блок 7 индикации. При появлении сигнала тактовойчастоты на входе коммутатора 6 информация, хранящаяся на регистре 5,переписываешься в блок 7 по адресу,сформированному коммутатором 6. Время сравнения адресов на зависит отвеличины отображаемого массива, Блок7 позволяет наблюдать начальный адрес массива ячеек ОЗУ 12, предназначенного для отображения, и информа;,цию, записанную в ячейки ОЗУ 12 поначальному и следующим за ним по порядку адресам массива. Таким образомустройство позволяет одновременно5 10031отображать в блоке 7 индикации и, тем.самым,контролировать информацию,записываемую в массив ячеек ОЗУ 12с адресами, следующими друг за другом, за счет чего расширяется область применения устройства,Технико-экономическое преимущество предлагаемого устройства заключается в более широкой области егоприменения по сравнению с прототипом, 0формула изобретения1, Устройство для контроля инФор мации, записываемой в оперативную память, содержащее блек ввода адресов буферный регистр, вход которого является информационным входом устройства, элемент И, первый вход которого м является тактовым входом устройства и блок индикации, одни из входов которого соединены с одними из выходов блока ввода адресов, о т л и ч аю щ е е с,я тем, что, с целью расши- И рения области применения устройства за счет обеспечения контроля инФормации записанной по нескольким адрегам, в него введены схема сравнения,первый коммутатор и сумматор по моду- З лю два, один из входов которого явля ется адресным входом устройства, другие входы подключены к одним из вы" 49ходов блока ввода адресов, а выходык одним из входов схемы сравнениядругие входы которой соединены с другими выходами блока ввода адресов,а один из выходов подключен к второму входу элемента И, выход которогосоединен с первым входом первого коммутатора второй и третий входы которого подключены соответственно кдругому выходу схемы сравнения и квыходу буФерного регистра, а выходсоединен с другим входом блока индикации.2, Устройство по п о т л и ч а.ю щ е е с я тем, что блок ввода адресов содержит регистр начального адреса, регистр количества адресов, датчикадресов, ключ и второй коммутатор, входыкоторого соединены сеответственно свыходом датчика адресов и с выходом ключа, а выходы - соответственно с входамирегистра начального адреса и с входамирегистра количества, адресов, выходырегистра начального адреса и регистра количества адресов являютсявыходами блока.Источники инФормациипринятые во внимание при экспертизе1. Явторское свидетельство СССРйф 584338, кл. С 11 С 29/00, 1977.2. Патент Японии й 54-42338,кл. 97(7) СО, опублик. 1979 (прото-.тип), оозй1003149 Составитель Т. Зайцева шанова Техред Т,фанта Корректор М. Демактор сно ен обре Ж М 5 филиал ППП "Патент", г. Ужгород, ул. Проектная,Заказ 1569/36ВНИИПИ Госудпо делам113035, Моск ж 592 Под го комитета СССР ий и открытий Раушская наб.,