G11C 7/24 — схемы защиты и безопасности ячейки памяти, например устройства для предотвращения несанкционированного случайного доступа к ячейкам памяти при осуществлении записи-считывании; ячейки состояния; ячейки контроля

Номер патента: 397964

Опубликовано: 01.01.1973

Автор: Гарцуев

МПК: G11C 7/24

Метки: защиты, памяти

...о л тельной техники а о при построении систем,Известны устройства защиты памяти. 5 Однако известные устройства не обеспечивают достаточно надеждиной защиты закрытых ячеек памяти.Целью изобретения является повышение надежности защиты памяти. Эта цель дости гается тем, что в предложенное устройство включены регистр допуска к закрытым адресам и датчик интервалов времени допуска. Выходы регистра допуска подключены ко входу схемы сравнения адресов и ко входу дат чика интервалов времени допуска, выход которого соединен со вторым входом схемы И.Такое построение устройства позволяет повысить надежность защиты закрытых ячеек памяти. 20На чертеже представлена структурная схема устройства.Кодовые шины адреса 1 подключены ко входам узла...

Номер патента: 474844

Опубликовано: 25.06.1975

Авторы: Карелин, Скрипко

МПК: G11C 7/24

Метки: запоминающее

...регистра.Устройство работает следующим образом.До поступления информации на вход устройства регистры свободны. Поэтому с выходов 14 маркерных разрядов 3 на входы 13 ячеек 5 подается сигнал отсутствия информации. Тактовые сигналы, поступающие на входы 12 ячеек 5, формируют на цх выходах 11 сигналы, которые подаются на входы 10 соответствующих ячеек 4. Но так как на входы 7 этих ячеек сигналы не поступают, то на цх выходах 0 отсутствуют сигналы управления перезаписью. При поступлении слова з первый регистр 1 в маркерном разряде 3 этого регистра записывается единица и па его выходе 9 появляется сигнал наличия ццформац:ш, который подается на вход 7 ячейки 4. Поэтому, как только на другой вход 10 поступит сигнал, ячецка 4 сформирует...

Номер патента: 562001

Опубликовано: 15.06.1977

Автор: Шидевитц

МПК: G11C 7/24

Метки: защиты, памяти

...а оттуда передается в накопитель 1, откуда выбирается код зоны памяти. Код зоны памяти и программы сравниваются схемой сравнения 4, В случае сравнения кодов на выход устройства выдается сигнал, разрешающий обращение к запоминающему устройству; в противном случае - сигнал ошибки.При сравнении кодов зоны памяти и программы адрес из регистра адреса передается в регистр 13 базисного адреса и в дополнительные регистры 5 и 6. Затем в устройстве производится поиск границ зоны, соответствующей записанному в регистре 3 программы коду программы. Для этого в дополнительном регистре 5 производится многократное наращивание адреса на 1 с помощью сумматора 9, а в дополнительном регистре 6 - многократное уменьшение адреса на 1 с помощью блока 10...

Номер патента: 587502

Опубликовано: 05.01.1978

Авторы: Бобов, Обухович

МПК: G11C 7/24

Метки: защиты, памяти

...считанный со счетчика 1 код момента времени с кодами моментов времени, записанными в регистре 3 допуска. При совпадении кодов адресов с выхода схемы 440 сравнения адресов на вход второго элемента И 7 поступает сигнал, а при совпадении кодов момента времени сигнал появляется на втором входе второго элемента И 7, Таким образом сигР46 нал на входе датчика 8 интервалов времени допуска появится только в случае совпадения кодов адресов и кодов моментов времени. Сигнал с выхода второго элемента И 7 поступает на вход первого элемента И 5 и на вход датчика 8 интервалов времени допуска. По этому сигналу датчик 8 вырабатывает интервал допуска, который поступает через открытый первый элемент И 5 блок 6 регистрации, где происходит регистрация...

Номер патента: 640366

Опубликовано: 30.12.1978

Автор: Михелев

МПК: G11C 7/00, G11C 7/24

Метки: запоминающего, магнитного, устройства, формирователь

...цепи по первичной обмотке дифференцирующего трансформатора 2 протекает импульс тока, что вызывает отпирание форсирующего транзистора 1, При отпирании транзистора потенциал на обкладке конденсатора 11, подключенной к эмиттеру форсирующего транзистора 1, становится равным напряжению источника 6, а на обкладке, подключенной к адресной обмотке 4 магнитного накопителя, - сумме напряжений на конденсаторе 11 и источнике 6, Диод б при этом запирается, и ток начинает течь по цепи: источник 6 напряжения, форсирующий транзистор 1, конденсатор 11, адресная обмотка 4 магнитного накопителя, источник 3 импульсного тока, который в данный момент времени находится в насыщении и работает как генератор напряжения. Конденсатор 11 в это время частично...

Номер патента: 968852

Опубликовано: 23.10.1982

Авторы: Коваль, Кулик, Мацуев, Селигей

МПК: G11C 29/00, G11C 7/24

Метки: микросхем, разбраковки

...с эталонной информациейустанавливается во второй блок 3 кон 524тактов, а микросхема с дефектными битами - в первый блок 2 контактов. Висходном состоянии счетчики 1 и 11,триггеры 16 и 17 находятся в нулевомсостоянии. На пятый вход блока 4 управления подаются тактовые сигналы, Приподаче на четвертый вход блока 4 управления разрешающего потенциала начинается работа адресного счетчика Х врежиме счета тактовых сигналов. При/этом происходит последовательный перебор адресов микросхем, установленныхв первый 2 и второй 3 блоки контактов,и выборка содержащейся по этим адресам информации. Информация из микросхемы с дефектными битами считывается всегда в прямом коде и поступает напервые входы блока элементов И 5, Спомошью счетчика 11...

Номер патента: 970460

Опубликовано: 30.10.1982

Авторы: Гафаров, Минков, Соломоненко, Уросов

МПК: G11C 7/24

Метки: адресный, формирователь

...транзистора связи, причем стоки транзисторов связи этих пар и затворы входного и опорного транзисторов подключены к соответствующим плечамтриггера, затворы транзисторов связиподключены к первой тактовой шине,.исток опорного транзистора одной пары транзисторов подключены к шиненулевого потенциапа, а исток входного транзистора другой - к входнойшине, введен компенсирующий элемент,выполненный в виде конденсатора, одна обкладка которого подключена квходному плечу триггерами а втораяк шине нулевого потенциала.Емкость конденсатора выбираетсятакой, чтобы скомпенсировать действия двух рассмотренных выше Факторов,обуславливающих зависимость порогасрабатывания от фронта стробирующего сигнала,На Фиг. 1.приведена принципиальная электрическая схема...

Номер патента: 974410

Опубликовано: 15.11.1982

Авторы: Поваляев, Хуринов

МПК: G11C 29/00, G11C 7/24

Метки: блоков, воспроизведения, записи, информации, коррекцией, оперативной, ошибки, памяти

...различным путем. Обору дование генератора, задействованное для генерации битов 50, 51, 52, 53, 54, 5, 56, 57 при прямой подаче информации и кода Хэмминга на вход генератора, генерирует соответственно биты 54, 55, 56 57, 50, 51 52, 53.при подаче той же информации и кода Хэмминга с кольцевым сдвигом.Результаты обеих генераций должны совпадать, если соответствуюшее оборудование функционирует правильно.Сравнение результата генераций осуществляется в блоке сравнения синдромов 13. Скорректированная информация, записанная в регистр 19, поступает иа первый вход контрольной схемы сравнения 16. На третий вход через селектор 15 поступает скорректированный побайтный паритет сообщения. На второй вход через второй элемент И 10 из регистра 1...

Номер патента: 1173445

Опубликовано: 15.08.1985

Авторы: Марков, Чесноков

МПК: G11C 7/24

Метки: блоках, информации, памяти, перепрограммируемых, стирания

...Изобретение относится к вычислительной технике, в частности к запоминающим устройствам ЗУ ) наМНОП транзисторах, и может найтиприменение при разработке устройствстирания. всего поля памяти в электрически перепрограммируемых блокахпамяти (ППЗУ).Цель изобретения - повышениенадежности. устройства за счет исклю Очения несанкционированного стирания информации.На чертеже схематически представ. -- лена блок-схема предлагаемогоустройства. 15Устройство содержит накопитель1, формирователь 2 адресного сигнала элемент И 3 элемент ИЛИ-НЕ 4,адресные шины 5 и шину,б управления2 ОВыход Формирователя 2 сигналастирания всего поля памяти соединенс входом общего стирания накопителя1. Входы элемента ИЛИ-НЕ 4 подключены к адресным входам накопителя 251,...

Номер патента: 1226528

Опубликовано: 23.04.1986

Авторы: Беляков, Веселов

МПК: G11C 7/24

Метки: буферное, запоминающее

...импульса считывания на К-входе КБ-триггера 8 перебрасывает его в нулевое состояние, запрещая тем самым включение режима записи до тех пор, пока не закончится цикл считывания информации из накопителя 2 в выходной регистр 3. При этом на инверсном выходе КБ-триггера 8 появляется единичный сигнал, который ввиду наличия единичного уровня на инверсном выходе КБ-триггера 10 поступает через третий элемент И 7 на второй управляющий вход многофазного генератора 9 одиночных импульсов, по которому разрешается Формирование импульсов, тактирующих цикл считывания информации из накопителя 2 в выходной регистр 3. При этом в начале появляется импульс на четвертом выходе многофазного генератора 9 одиночных импульсов, поступающий через...

Номер патента: 1283849

Опубликовано: 15.01.1987

Автор: Савельев

МПК: G11C 7/00, G11C 7/24

Метки: блок, запоминающего, информации, считывания, устройства

...50задержкой его на блоке, задержки, Таким образом, если сигнал чтения в момент стробирования превышает некоторый наперед заданный уровень дискриминации, на один из входов элементовИ 14 поступит разрешающий сигнал. Однако на вход элемента ИЛИ 15 и далеена выход блока 16 сигнал "чтения "1"поступит при условии срабатывания хотя бы одного элемента И из элементов И 14. При этом на другие входы элементов И 14 поступают сигналы в определенном сочетании с выходов усилителей 9. Причем образование сигнала на выходе соответствующего дополнительного усилителя 9 воспроизведения произойдет при условии превышениянекоторого уровня дискриминации в немв наперед заданное время стробирования, определяемое блоком 7 задержки. Уровень дискриминации...