Оперативное запоминающее устройство

ного кода на выходе генератора и временного положения входного сигнала. Значение опорного кода запоминается в накопителе и в дальнейшем преобразуется в выходной сигнал в фаэоимпульсной форме путем сравнения кода на выходе накопителя с опорным кодом,2.Подобная структура обеспечивает воэможность запоминания информации, представленной только фазоимпульснычи сигналами, когда жчеется соответствие между периодом следования (нременным положением) входного сигнала и цикла опорного кода1 роме того, отсутствие взаимной временной синхронизации входного сигнала и начальногозначения опорного кода не позволяет по значению двоичной комбинации н накопителе однозначно судить о входной информации, т.е. устройство не обеспечивает преобразование информации иэ одной формы н другую, в нем входная и выходная информации представляются только н фаэоимпульсной форме, что сужает.области пркченения двоичных оперативных 25 запоминающих устройств на основе больших интегральных схем в системах с многоэначныч, в частности числоимпульсным; времяимпульснью представлением информации, когда значе ние каждого разряда кода представляется количеством импульсов или длительностью импульсов. ФЦелью изобретения является расширение Функциональных возможностей 35 устройства за счет преобразования информации.Поставленная цель достигается тем, что н оперативное запоминающее устройство, содержащее адресный регистр, 4 О одни входы которого подключены к выходам блока коммутации сигналов, вход которого подключен к первому выходу блока синхронизации, выход адресного регистра подключен к одному 45 из входов схемы сравнения и является первьм выходом устройства, другой вход схемы сравнения подключен к нторому выходу блока синхронизации, дополнительно введены счетчик, триггер и элемент И, один из входов которого подключен к выходу триггера и является вторым выходсм устройства, выход элемента И является третьим выходом устройства, другой нход элемента И подключен к третьему фходу блока синхронизации, одиь. иэ входов триггера подключен к выходу схемы сравнения и является четвертыч выходом устройства, другой вход триггера подключен к первому выходу60 блока синхронизации и к однсму иэ вхо." дон счетчика, выход которого подключен к другому входу адресного регист ра, другой вход счетчика является входом устройства. 65 На Фиг. 1 представлена Функциональная схема устройства, на Фиг.2 и 3 - временные диаграммы его работы.Оперативное запоминающее устройство содержит адресный регистр 1, блок коммутации сигналов, состоящий из блока 2 комчутации чисел и блока 3 коммутации разрядов, блок 4 синхронизации, включающий в себя источник 5 синхронизирующих сигналов, формирователь б опорных меток времени и генератор 7 опорного двоичнодесятичного кода, схему 8 сравнения кодов, счетный вход 9 счетчика 10, ныход 11 форчирователя б опорных меток времени, информационные ныходы 12 счетчика 10, триггер 13, элемент И 14, выход 15 адресного регистра 1, ныход 1 б схемы 8 сравнения кодов, выход 17 элемента И 14)выход 18 триггера 13 и блок 19 управления записью.На фиг.2 представлено: а - синхронизирующие сигналы, Ь - опорные метки времени, с, Й, е, Е - опорный двоично-десятичный код.В даннсм устройстве опорные метки времени Ь совпадают с моментом формирования нулевой двоично-десятичной комбинации опорного двоично-десятичного кода и, кроме того, служат для разделения во времени разрядов входной информации (шина 11 соединена со входом блока 3 коммутации разрядов).Работа устройства описывается на примере запоминания и воспроизведения информации, представленной числожчпульсным кодом (последонательно числа 3-5-1).При числоимпульсном представлении информации (фиг.2) количество импульсов в прсмежутке вречени, ограниченнсм двумя соседними опорными сигналами, определяет значение представляечого числа.Блок 2 коммутации чисел своими выходными сигналами определяет область памяти регистра 1, предназначенную для запоминания определенного многоразрядного числа, а блок 3 коммутации разрядов, управляемый сигналами опорных меток времени, обеспечивает ьыбор адреса ячейки памяти для запоминания конкретного разряда входного числа. Счетчик 10 устанавливается опорными метками времени н нулевое состояние. При поступлении числоимпульс- ногО кода числа (фиг,28), подлежащего запоминанию, входные сигналы каждого разряда кода подсчитываются счетчиком 10. Получаемое значение двоичного кода (Ь,1,1,1) с выхода 12 счетчика 10 записывается в регистр 1 сигналом (фиг.2 а) на выходе бло5 1 О 55 Формула изобретения Оперативное запоминающее устройство, содержащее адресный регистр, од- О .ни входы которого подключены к выхока 19 управления записью. Переписанная со счетчика двоично-десятичная информация воспроизводится на выходе 15 адресного регистра 1, причем изменение кода по разрядам производится синхронно с сигналами опорных меток времени.Очевидно, что выходной двоичнодесятичный код на шинах 15 однозначно соответствует входному число- импульсному коду, причем форма соответствия определяется структурой и последовательностью состоянийсчетчика 10 (на фиг.2 Ь,1,Е,е, иЗа,Ь,с,й показан код 1-2-4-8). В данном устройстве предполагается одинаковая структура счетчика 10 и генератора 7 опорного двоично-десятич ного кода (код 1-2"4-8). Сигналыопорных меток времени (фиг.2), сбрасывающие в ноль счетчик 10, формируются синхронно с нулевой кодовойкомбинацией опорного кода двоичнодесятичного кода, поэтому появление на выходе генератора 7 опорного кода кодовой комбинации, идентичной конечному состоянию счетчика 10 ф и разрядов регистра 1 при записи информации, будет сдвинуто во времени по отношению к опорным меткам времени на число периодов, однозначно соответствующее числу входных сигналов. Момент появления указанной комбинации опорного кода фиксируется схемой 8 сравнения кодов. Ее выходной сигнал (фиг.Зе) на шине 16 представляет собой фазожпульсный код, соответствующий входнсму число- импульсному.Дальнейшее преобразование информации производится с помощью триггера 13, управляемого сигналами с выходов схемы сравнения 8 и генератора 7 опорного кода. Длительность импульса на выходе 18 триггера (фиг. ЗК) в периодах синхронизирувщих сиг- налов соответствует входному числоимпульсному иоду.Выходной числоимпульсный код (фиг.38) формируется с помощью элемента И 14, управляемого сигналом с выхода 18 триггера 13 и синхронизирующими сигналами с выхода источника 5 синхронизирующих сигналов.Таким образом, входная информация, представленная сигналами, число- импульсного кода будучи преобразованной в двоично-десятичный код, запоминается с помощью двоичного регист" ра 1 и в дальнейшем воспроизводится в виде двоично-десятичного, фаэоич-пульсного, времяимпульсного и числоюпульсного кодов.Если объединить вход 9 счетчика 10 и выход 17 элемента И 14, получим кольцевую структуру, обеспечивающую циркуляцию информации во всех упомянутых видах кодирования, Такая структура позволяет осуществить запоминание и воспроизведение информации, представленной любьм из используемых в ней кодов: числоимпульсньм, двоично-десятичньм, фазоимпульсным или времяимпульсным.Так, для запоминания времяимпульсной информации, идентичной фиг.ЗЕ, входные сигналы должны быть поданы на первый вход элемента И 14 вместо сигналов с триггера 13. На выходе элемента И 14 при этом будет сформирован числоимпульсный код, сигналыкоторого будут подсчитаны счетчиком10, в резчль тате счет будет записан 15 в Регистр 1 и в дальнейшем воспроизведен в виде двоично-десятичного кода на шинах 15,. фазоимпульсного ко- .да - на шине 16 и времяимпульсногокода - на выходе триггера 13.Для запоминания фаэоюпульснойинформации входные сигналы необходимо подать на вход триггера 13 по шине 16 взамен сигналов с выхода схемы 8 сравнения кодов Запоминаниедвоично-десятичной информации можетбыть осуществлено подачей входныхсигналов как на входы схемы 8 сравнения кодов, так и на выходы регистРа 1.В случае применения статических 3 О ОЗУ сигналы управления записью на выходе блока 19 управления записьюмогут формироваться только в процессе записи. При использовании динамических ОЗУ формирование импульсов 35 установки должно производиться ив режиме воспроизведения информациидля регенерации содержимого регистра 1.Изобретение обладает новыми функ циональными возможностями наряду сзапоминанием многозначной информации, представленной числоимпульсным, фазоимпульсным, времяимпульсным или двоично-десятичным кодом,осуществляется одновременное преобразование ее из одной формы в другую. Это позволяет использовать устройство в системах с произвольныммногозначным кодированием. Реалиэа" 5 О ция многозначных ЗУ на основе двоичных БИС ОЗУ позволяет существенноупростить структуру устройств с мно"гозначньи кодированием, повыситьих надежность и снизить стоимость. дам блока коммутации сигналов, .вход которого подключен к первому выходублока синхронизации, выход адресногорегистра подключен к одному иэ входов схемы сравнения и является перНИИП 622 Подписное л.Проектнафили ППП "Патент", г,ужг вым выходом устройства, другой вход . схемы сравнения подключен к второму выходу блока синхронизации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет возможности преобразования вида информационного сигнала, оно содержит счетчик, триггер и элемент,И, ддин из входов которого подключен к выходу триггера и является вторым выходом устройства, выход элемента И является третьим выходом устройства, другой вход элемента И подключен к третьему выходу блока синхронизации, один из вХодов триггера подключен к выходу схемы сравнения и является четвертым выхо дом устройства, другой вход триггера подключен к первому выходу блока синхронизации и к одному из входов счетчика, выход которого подключен 5 к другому входу адресного регистра,другой вход счетчика является входом устройства. Источники информации,1 О принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 684612, кл. С 11 С 11/00, 1977. 2. Авторское свидетельство СССР 9 752469, кл. С 11 С 11/00, 1978 15 (прототип) .