Матричный накопитель

,эф".4 А 71) Заявитель 54) МАТРИЧНЫЙ НАКОПИТЕЛЬ относится к вычислитель- ожет быть использовано упроводниковых электриаммируемых эапомина- ЭППЗУ), способных манию после отключения(жения.трукции и способы оргаматричных накопителей ми памяти на основе апоминающего МДП-элеМНОП-транзистора и вспомогательных ста-. анэисторов1 ). Недостаток, существенно ограничивающий плотность компоновки матрицы накопителя, состоит в том, что на каждую строку яяеек памяти приходится по две разрядные шины.Наиболее близким к предлагаемому изобретению является накопитель ПЗУ, содержащий столбцы последовательно соединенных МЛП-транзисторов, затворы Изобретение ной технике и м при создании пол чески перепрогр ющих устройств сохранять инфор питающего напря Известны конс ниэации работы ЭППЗУ с ячейка бистабильного з мента, например одного или двух бальных МДП-тркоторых объединены в каждой строкематрицы 2 3,Однако известный накопитель не можетбыть электрически перепрограммирован, таккак в него закладывается постояннаяинформация в процессе изготовления.Цель изобретения - получение электрически перепрограммируемого накопителя.Указанная цель достигается тем, что 10в матричный накопитель, содержащийстолбцы МДП-транзисторов, между МДПтранзисторами включены бистабильныеМДП-элементы, причем затворы МДПтранзисторов каждого столбца матрицы 15объединены и являются одними адресными . шинами, а затворы бистабильных МДПэлементов каждой строки матрицы такжеобъединены и являются другими адресныПри использовании накопителя можно создать быстродействующие заломинаю;. щие устройства, если столбцы матрицы состоят из групп чередующихся МДП3 974транзисторов и бистабильных МДП-элементов, например, по 2, 4 или 8 бистабильных МПП-элементов в каждой группе с введением разрядных шин на группу. В интегральном исполнении затворыбистабильных МДП-элементов и строчныеадресные шины выполнены из поликристаллического кремния, покрытого изолирующей окисной: пленкой а затворы МДПтранзисторов расположены в зазоре между поликремниевыми шинами и вместе состолбцовыми адресными шинами выполненыиз алюминия.На чертеже представлена принципиальная электрическая схема фрагмента предлагаемого накопителя,Накопитель содержит столбцевые цепочки последовательно соединенных чередуюшихся бистабильного МДЛ-элемента,например МНОП-транзистора 1 и стабильного МДП-транзистора 2. Затворыбистабильных заполняюших элементовобъединены между собой по строкам матрицы. Объединены междусобой и затворыстабильных МДП-транзисторов каждогостолбца, Исходное пороговое напряжениестабильных и бистабильных транзистороввыбирают в интервале + (0,5-1,5) В,Рассмотрим пример организации работы накопителя, основанной на хранениив МНОП-транзисторе положительного заряда.Вначале при подаче полохсительногонапряжения записи поряшса +25 В наизолированную подложку накопителя относительно затворных шин МНОП-транзисторов переводят все МНОП-элементыматрицы из первого логического состояния, характеризующегося индуцированнымканалом бистабильного элемента с пороговым напряхсением в интервале +(0,51,5) В, во второе состояние, характеризующееся встроенным каналом элеменга с напряжением отсечки около - 6 В.Затем производят избирательное программирование элементов путем возвратастрого определенных из них в первое(исходное) состояние, Для этого на конкретную затворную шину выбранного заполшнаюшего МНОП-элемента подают положительное напряжение стирания (1525 Б) относительно стока или истокастолбцовой цепочки транзисторов, в которой находится данный элемент, Одновременно подают напряжение порядка +5 Вна все остальные строчные шины, а такге выбранную столбцовую затворную шину. В результате такой системы подачинапряжений в исходное (первое)состояние переходит только выбранный запоминаюшийэлемент, на подзатворном диэлектрикекоторого падает все напряжение стирания, в отличие от остальных элементовтой же строки, у которых это напряже.ние делится между подзатворным диэлек,триком и областью пространственногозаряда под ним.При считывании информации то состо О. яние, которое записано в запоминаюшемМНОП-элементе конкретных строки истолбца, определяют по критерию различ 1 ной проводимости в столбцовой цепочкеструктур при заряженных, например до 1 + 5 В, затворной шине, на которой находится затвор запоминаюшего элемента.В частности, если выбранный элементнаходится в первом логическом состоянии,то цепь считывания разомкнута, или 20 обладает низкой проводимостью, если вовтором - цепь обладает повышенной проводимостью.Описанная конструкция накопителяЭППЗУ с произвольной выборкой ячеекпамяти обладает очень высокой плотностью компоновки на кристалле. При сушествуюших конструкторско-технологических ограничениях возможна реализацияЗУ с информационной емкостью до 256 Кбит на плошади кристалла порядка 25 мм.,Кроме того, поскольку работа данного накопителя в отличие от известныхи-канальных вариантов может быть организована на принципе захвата и хранения в МНОП-элементе положительного 35заряда, который хранится существеннодольше, чем отрицательный, предлагаемый накопитель обладает повышеннымвременем хранения. В качестве бистабильного МДП-элемента в данном накопителе могут быть использованы и другие МДП-приборы долговременногохранения информации, например, электрически репрограммируемые элементыс фплаваюшим" затвором, сегнетоэлектрический полевой транзистор и др. Конструкция накопителя характеризуетсятакже относительной простотой технологии ее изготовления. Для повышениябыстродействия при считывании целесообразно последовательные столбцевые цепочки транзисторов матрицы разбить нагруппы, например по 2,4,8 или 16 запоминающих элементов в каждой группе,и ввести строчные разрядные шины накаждую группу. При этом размер матрицы возрастает незначительно, но становится достижимым быстродействие присчитывании порядка 5-10 МГц.. Редактор К. Волошук ТехредЕ.Харитончик Корректор В. Бутяга 622 Подписноетвенного комитета СССРетений и открытийилиал ППП "Патент, г. Ужгород, ул. Проектная, 4 5 9744ф о р м у л а и з о б р е т е н и я Матричный накопитель, содержащий столбцы МДП-транзисторов, о т л ич а ю ш и й с я тем, что, с целью получения электрически перепрограммируемого накопителя, между МДП-транзисторами включены бистабильные МДП- элементы, причем затворы МДП-транзисторов каждого столбца матрицы объе о динены и являются одними адресными шинами, а затворы бистабильных МДП- элементов каждой строки матрицы также 12 бобъединены и являются другими адресными шинами.Источники информации,принятые во внимание при экспертизе1,Т.Наср%ага е 1 а 6. О- спаппе 1%-саде . ММ 05 аеч 1 се Гог Ь 1 Ь арееЗ ЕАЗОМ . - ар. 5. оЕ Ярри. Рать.чо. 19, 9 Ч 9, 5 оррГ. 8-4, р.р. 21-26,2. Н. Ксаоо.ое опд М. Т 5 цр. И 1 птюое51 ге РОМ 5 сгое Сиг е Сопра О ЬРе 96 Ю510 соп гае 8/О Иоз Ь 53. - ЭЕЕЕ5.оЕ 5 о 01 д -5 СаСе С 1 гсо 1 Сэ, 1916,чой.5 С,Э 1 р.р. ЗЬО-ЗЬ 4прототмо),