Запоминающее устройство с блокировкой неисправных ячеек

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскимиСоциалистическихРеспублик оц 972599 Ф 1) Дополнительное к авт, свид-в 2) Заявлено 22. 04. 81(21) 327618-2 с присоединением заявки Мо/00 су рственныи комитСССРлам изобретенийи открытий нь йоОпубликованоДата опубликов 7,11132. Бюлле ия описания 711 Ю.А. Розанов, Ю. В. Бали Н.Н.Востров 72) Автор изобрете И.В.О с,ский .институт, ;ательскийиттса"и ту,тщ е Московский ордена Ленина энерг и Западно-Сибирский научно-иссгеологоразведочный нефт 1) Заявители 54) ЗАПОМИНАЮЦЕЕ УСТРОЙСТВО С БЛОКИРО НЕИСПРАВНЫХ ЯЧЕЕК Изобретение относится к запоминающим устройствам и может быть использовано при создании блоков памяти, позволяющих применять матрицы 5 запоминающих элементов (ИЗЭ) и микросхемы памяти, в ячейках которых имеются неисправные запоминающие элементы (ЗЭ)Известно запоминающее устройство с блокировкой неисправных ячеек, которое содержит накопитель, выполненный на матрицах запоминазкцих элементов 1 )Недостатком этого устройства является низкая надежность.15Наиболее близким техническим решением к изобретению является запоминающее устройство с блокировкой неисправных ячеек, содержащее основные одноразрядные блоки памяти, логические схемт, блок выборки адресов, шины, управляющие переключены" ем, причем в случае выхода иэ строя в одном иэ основных одноразрядных блоков памяти одной или группы од норазрядных ячеек памяти в момент обращения подаются с некоторого внешнего управляющего устройства соответствующие сигналы, по которым вход- выход основного одноразрядного бло ка памяти отключается от соответствующих входа и выхода устройства и к ним подключаются вход-выход резервного одноразрядного блока памяи 2 ).Недостатком известного устройства является низкая надежность, поскольку общее допустимое число неисправных одноразрядных ячеек памяти (ЯП) в резервном и всех основных одноразрядных блоках памяти мало и равно информационной емкости резервного одноразрядного блока памяти, при этом отсутствуют средства управления подключением исправных ЯП резервного блока памяти вместо неисправных ЯП.Целью изобретения является повышение надежности устройства.Поставленная цель достигается тем, что в запоминающее устройство с блокирЬвкой неисправных ячеек, содержащее первый резервный и основные одноразрядные накопители, входы записи, входы считывания и одноименные адресные входы которых соответственно объединены, введены триггеры, коммутатор, Формирователь одиночных импульсов, вход которого подключен к выходу первого элемента ИЛИ, элементы задержки, второй резервный од"норазрядный накопитель, входы записи,входы считывания и адресные входы которого подключены соответственно к входам записи, к входам считывания и к адресным входам одноразрядных накопителей, и блок программируемых постоянных накопителей, одни из ,входов которых соединены соответственно с адресными входами одноразрядных накопителей и с выходом формирователя одиночных импульсов и нулевыми входами триггеров, а выходы подключены к единичным входам триггеров,выходы первого и второго элементов задержки соединены соответственно с входами записи и с входами считывания одноразрядных накопителей, а входы - соответственно с первым и вторым входами первого элемента,ИЛИ и являются входом записи и входом считывания устройства, выходы триггеров.и выходы и информационные входыодноразрядных накопителей подключенысоответственно к входам и выходам- первых групп коммутатора, входы и выходы вторых групп которого являются одними из информационных входови информационными выходами устройства, индикаторными выходами которого являются выходы третьей группы комму 30татора, другие входы программируемыхпостоянных накопителей являются.соответственно другими информационными и управляющими входами устройства.На фиг.1 представлена схема устройствау на фиг. 2 - функциональная схема варианта выполнения коммутатора для примера хранения в устройстве четырехразрядного двоичного слова;на фиг,З - функциональная схема блока программируемых постоянных накопителей,Устройство содержит (фиг.1) триггеры 1-6 с первого по шестой, блок 7программируемых постоянных накопителей, коммутатор 8, первый элемент 45ИЛИ 9, формирователь 10 одиночныхимпульсов, первый 11 и второй 12резервные одноразрядные накопители,основные одноразрядные накопители13-16, первый 17.1 и второй 172элементы задержки, входы записи 18и считывания 19 и адресные входы 20устройства, первая группа выходов21-26 и входов 27-44 коммутатора,нформационные выходы 45-48 устройтва, информационные 49-53 и управляющие 54.1, 54.2 и 54.3 входы устройства.Коммутатор содержит второй 55 итретий 56 элементы ИЛИ и каналы 57.1,57,2, 57.3 и 57.4 коммутации, каждый 60из которых соответствует одному разряду слова и состоит из четвертогоэлемента ИЛИ 58, группы элементовИ 59-66, группы элементов ИЛИ-НЕ 67и 68 и группы элементов .НЕ 69 и 70. 65 Устройство содержит индикаторные выходы 71 и 72,Блок программируемых постоянныхнакопителей (фиг.З) содержит элемент И 73, дешифратор 74, ключи 7580, согласующие элементы 81-86, например последовательно соединенныерезисторы и диоды, постоянные накопители 87-89 и элементы ИЛИ 90-95,Накопители 11-16 и блок 7 (Фиг.1)могут быть выполнены в виде отдельных конструктивных единиц, напримерпечатных плат.Накопители 11-16 могут быть выполнены в общем случае на основенескольких БИС, ЗУ, в которых могутбыть неисправные ячейки памяти.Накопители 87-89 (фиг,З) выполненына основе одной или нескольких ЭПЛМлибо ЗППЗУ.Устройство работает следующим образом.Записываемое в устройство словосоставляется из одноразрядных ячеекпамяти, (ОЯП) накопителей 11-16(фиг. 1) .В исходном состоянии устройствав постоянные накопители 87-89 (фиг,З)записаны нули.Если в накопителях 11-16 (фиг.1)имеются неисправные запоминающиеэлементы (ЗЭ), то информация об этомзаписывается по соответствующим адресам в блок 7 (Фиг,1) так,что приобращении к неисправным ОЯП накопителей 11-16 на соответствуюцих выходах блока 7 формируются сигналы,устанавливаюцие в единицу триггеры1-6 (фиг.1), соответствующие неисправным ячейкам памяти в накопителях11-16 (фиг.1).Обращение к устройству осуществляется по коду адреса слова, подаваемому на входы 20 (фиг.1).В режиме обращения запись определяется подачей единичного импульса по входу 18, а считывание - повходу 19 (фиг.1) . Кроме того, попереднему Фронту одного из этих импульсов с помощью элемента ИЛИ 9и Формирователя 10 формируется одиночный импульс. Одиночный импульсс выхода Формирователя (фиг.1) подается на установочный вход блока 7и устанавливает в нуль все триггеры1-6 (фиг.1).По коду адреса подаваемому совходов 20 (фиг.1) на входы накопителей .7 и одиночному импульсу с выхода формирователя 10, при наличииединичного разрешающего сигнала наодном из входов 54 (фиг.1) осуществляется считывание из накопителей 7информации об исправности накопителей 11-16, из которых составляетсяслово и к которым производится обращение.972599 Состояние единичных выходов на триггере(фиг,З) подается со входов 20 полный адрес либо часть адреса слова, к которому производится обращение, а на второй вход элемента И 73 (фиг.З) поступает одиночный импульс с выхода формирователя 10 (фиг,1), Поскол,ку в режиме считывания на первый вход элемента И 73 со входа 54.1 подается единичный уровень, то на выходе элемента И 73 (фиг.З) формируется единичный импульс, по которому из накопителей 87-89 считывается информация, подаваемая на входы элементов ИЛИ 90-95 (фиг.З).Если в соотвЕтствующих разрядах ячеек накопителей 87-89 записаны единицы, то на одном либо на двух выходах элементов ИЛИ 90-95 Формируется единичный .импульс, который подается на входы установки в единицу соответствующих триггеров 1-6 (Фиг,1). По окончании считывания информации из блока 7 (фиг.1) на выходе формирователя 10 устанавливается нулевой уровень напряжения, запрещающий считывание информации из накопителей 87-89 (фиг.З). С выходов 20 снимается код адреса и устройство Готово к следующему обращению,Режим записи информации (программирования) ППН 88-90 осуществляется при нулевом уровне напряжения на входе 54,1 при этом на выходе элемента И 73 (фиг,З) устанавливается нулевой уровень напряжения, который По состояниям выходов всех триггеров 1-6 коммутатор 8 (фиг. 1) осуществляет переключение и обращение .производится не к неисправному из накопителей 13-16, а к соответствующей исправной ячеЙке памяти накопите ля 11 или 12.Устройство работоспособно, если во всех накопителях 11-16 (фиг,1) имеется не более двух неисправных Если в процессе эксплуатации уст ройства выходят из строя какие-либо из накопителей 11-16, то производятся дополнительный контроль и диагнос- З 5 тика с целью определения числа и местоположения неисправных ячеек в накопителях 11-16 (фиг,1).Затем производится обращение к словам устройства, содержащимся в неисправных накопителях 11-16, и по сигналам с выходов 71 и 72 коммутатора 8 (фиг.1 и 2) определяется количество,исправных резервных ячеек памяти в накопителях 11 и 12. Исправным резервным ячейкам накопителей 45 11 и 12 на выходах 71 и 72 (фиг.1 и 2) соответствуют ходы 100 ф, ф 01, ф 10, Если же формируется ход 11 на выходах 71 и 72, то это означает, что в данном слове нет болыае 50 исправных резервных ячеек в накопителях 11 и 12 и при выходе из строя других ячеек этого слова в накопителях 13-16 восстановление работоспособности устройства без ремонта не возможно Блок 7 (фиг.1 и 3) работает в двух режимах: режиме считывания записанной ранее информации и режиме записи, т.е. программирования накопи телей 87-89.Режим считывания из блока 7. (фиг.1) записанной ранее информации осуществляется следующим образом: на адресные входы накопителей 87-89. 65 ячеек с одинаковыми адресами, откуда следует, что во время обращения может быть установлено в 1 не более двух из триггеров 1-6.В таблице приведен пример организации обращения к накопителям 11-13 (фиг.1) в зависимости от состояний единичных выходов триггеров 1-3 (фиг.1) через канал коммутации 57.1 (фиг.2) коммутатора 8 (фнг,1 и 2),Обращение производится к накопителюразрешает прием информации в накопители 87-89. На входы 20 подаетсяполный код либо часть кода адресаслова, в котором имеется неисправнаяячейка памяти. На входы 53 подается соответствующий код, по которомуна выходе дейифратора 74 (фиг.З),соединенном, например, с вторым нходом ключа 80 (Фиг.З), формируетсяединичный уровеньнапряжения, открывающий ключ 80, и потенциал свхода 54,3 через ключ 80, согласующие элементы, например 86, подаетсяна соответствующие входы накопителей87-89 и таким образом записываются1 в соответствующие разряды накопителей 87-89,Для обеспечения работоспособности устройства необходимо, чтобы кмоменту записи (считынания) информации в накопители 11-16 переходныепроцессы в коммутаторе 8 (фиг,1 и 2)закончились, что достигается выборомнакопителей 87-89 блока 7 .(Фиг,З) современем обращения меньшим, чемвремя обращения к накопителям 11-16(фиг,1), построением коммутатора 8,на быстродействующей логике и заданием соответствующей задержки элементами задержки 17.1 и 17,2 (фиг,1). Технико-экономическое преимущество предложенного устройства заключается в более высокой надежности по сравнению с известным. Формула изобретения Запоминающее устройство с блокировкой неисправных ячеек, содержащее первый резервный и основные одноразрядные накопители, входы записи, входы считывания и одноименные адресные входы которых соответственно объединены, о т л и ч а ю щ е е с я тем, что, с целью понышения надежности устройства, в него введены 5 10 5 20 25 30 35 40 триггеры, коммутатор, формировательодиночных импульсов, вход которогоподключен к выходу первого элемента ИЛИ, элементы задержки, второй резервный одноразрядный накопитель,входы записи, входы считывания и адресные входы которого подключенысоответственно к входам записи, квходам считывания и к адресным входам одноразрядных накопителей, иблок программируемых постоянных накопителей, одни из входов которыхсоединены соответственно с адресными входами одноразрядных накопителей и с выходом формирователя одиночных импульсов и нулевыми входамитриггеров, а выходы подключены к единичным входам триггеров, выходы первого и второго элементов задержкиФсоединены соответственно с нходамизаписи и с входами считывания одноразрядных накопителей, а входы - соответственно с первым и вторым входами первого элемента ИЛИ и являются входом записи и входом считывания устройства, выходы триггеров и выходы и информационныевходы одноразрядных накопителейподключены соответственно к входам и выходам первых групп коммутатора, входы и выходы нторыхгрупп которого являются одними изинформационных входов и информационными выходами устройства, индикаторными выходами которого являются выходы третьей группы коммутатора,другие нходы программируемых постоянных накопителей являются соответственно другими информационными иуправляющими входами устройства.Источники информации,принятые во внимание при экспертизе1. Каган Б.М. Электронные вычислительные машины и системы, МЭнергия 1, 1979, с. 5132, Авторское свидетельство СССРР 591966, кл. С 11 С 29/00, 1976972599 Составитель Т,ЗайцеваТехред Л.Пекарь Корректор А.Гриценко Редактор Н.Гунько Заказ 8527/46 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, 7(-35, Раушская наб., д, 4/5