Запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциапистическихРеспублик 1972590(22) Заявлено 1304 В 1 (21) 3271168/18-24с присоединением заявки Йо(23) Приоритет -Опубликовано 07.1132. Бюллетень Ко 41 531 М. Кп.з С 11 С 11/00 Государственный комитет СССР оо дедам изобретений и отвритийДата опубликования описания 071182(54) ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминаю 1 щим устройствам и может быть использонано при создании систем памяти на базе интегральных запоминающих устройств .Известно устройство,содержащее накопитель, схемы логики обрамления и коррекции, в котором при нераэрушающем считывании информации необходимо повторно инвертировать слово и производить его запись в накопитель 13.Недостатком этого устройства является низкое быстродействие.1Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, одни входы которого соединены с выходами адресного блока, выхо. ды накопителя соединены с входами регистра кодового слова, нходами блока коррекции информации и первыми входами сумматоров по модулю два, вторыми входами соединенеах с первыми выходами блока коррекции информации, вторые выходы которого соединены с входами блока определения допустимого числа ошибок, выходом соединенного с входом триггера, одни выходы сумматоров по модулю два соединены с пернычи входами выходного регистра, вторым/ входом соединенного с соотнетстнуя- щим выходом сумматора по модулю дна, входной регистр, первые нходы кото рого соединены с шинами записи информации, шиной записи нуля и входами блока кодирования, вторые входы нходного регистра соединены с выходами блока лодирования 2.1 О Недостатком этого устройства является то, что в нем в режиме записи производится контрольное считывание независимо от наличия и допустимого числа ошибок, что снижает его быстро-, действиеЦелью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в запоминающее устройство, содержащее накопитель, одни иэ входон которого соединены с выходами адресно- но блока, а выходы подключены ко входам буферного регистра, входам блока коррекции информации и первым входам суьиаторов по модулю дна, блок кодирования информации, счетчик ошибок, триггер, входной и выходной регистры, причем вторые входы сумматоров по модулю дна соединены с одними иэ выходов блока коррекции информа 97 2590ции, другие выходы которого подключены ко входам счетчика ошибок, выходкоторого соединен с входом триггера,информационные входы выходного регистра подключены к выходам первого,второго и третьего сумматоров по модулю два, а управляющий вход выход,ного регистра соединен с выходом четвертого сумматора по .модулю два,одни из входов и выходы блока кодирования информации подключены к одним из выходов и входов входногорегистра. другие входы которогосоединены с другими входами блока кодирования информации и являются входами устройства, введен мультиплек - 15сор, одни из входов которого подключены соответственно к инверсным выходам буферного регистра и к выходутриггера, а другие входы - к другимвыходам входного регистра, выходымультиплексора соединены с другимивходами накопителя.На чертеже представлена функциональная схема предложенного устройства.Устройство содержит накопитель 1со входами 2, адресный блок 3, входы 4, мультиплексор 5 со входами6-8, входной регистр 9, буферныйрегистр 10, триггер 11, входы 12 ивход 13, предназначенные ссответственно для записи информации и нулевого сигнала, блок 14 кодирования.с выходами 15, блок 16 коррекции информации со входами 17, первый 18.1( второй 18.2, третий 18.3 35и четвертый 18.4,сумматоры по модулю два, выходы 19 и 20 блока коррекции информации, счетчик 21 ошибок с выходом 22, выходной регистр23 с информационными 24 и управляющим 25 входами и выходами 26.Устройство работает следующимобразом.В режиме записи информации устройство работает обычньм образом . Данные, поступающие по входам 12, дополненные нулевым символом на входе 13, поступают на входы регистра 9и блока 14. Блок 14 вычисляет значения проверочных разрядов, которые,одновременно с информацией, поступающей по входам 12 и 13, помещаются в регистр 9 и далее в накопитель 1по адресу, вычисленному блоком 3. ПриэФом на выходе 7 триггера 11 - нулевой сигнал. 55В режиме считывания информациииз "ячейки накопителя 1 перезаписывается в регистр 10 и одновременно поступает в блок 16. При этом возможны следующие случаи: в слове нет 60ошибок, имеется доПустимое число ошибок или больше допустимого числа.Если в слове нет ошибок, т.е, вычисленный блоком 16 и поступающий на выходы 20 код равен нулю (5=О)в 65 этом случае в триггер 11 запишется нулевой сигнал и на выходах 19 блока 16 также будут нулевые сигналы. Считываемое слово через сумматоры 18.1-18.4 и регистр 23 поступает без изменения на выходы 26 устройства.Если в слове имеется допустимое число ошибок, тогда на выходах 20 код не равен нулю, но на выходе 22 блока 21 вновь нулевой сигнал, который запишется в триггер 11. На выходах 19 блока 16 появится сигнал, кото рый исправит на сумматорах 18 ошибочно считываемую информацию на правильную. При этом на выходе 25 четвертого сумматора 184 будет нулевой сигнал и слово без изменения поступит на выходы 26 устройстваЕсли в считываемом слове ошибок больше, чем их допусткчое, но обнаруживаемое кодом число, тогда на выходах 20 код не равен нулю и на выходе 22 блока 21 появится единичный сигнал, который запишется в триггер 11 и разрешит повторную запись в накопитель 1 инвертированного кодового слова из регистра 10. При повторном считывании инверсного слова блок 16 вычислит значение кода Я на выходах 20. Если при этом ЯО и на выходе 22 блока 21 будет вновь единичный сигнал, то это означает, что произошла некорректируемая ошибка. Если же ЯФО и на выходе 22 блока 21 будет нулевой сигнал, то считываемое инверсное слово корректируется сигналами с выходов 19 блока 16, При этом на выходе 25 сумматора 18.4 появится единичный сигнал. Этот сигнал произведет инвертирование считываемого слова в регистре 23 и тем самым слово поступит на выходы 26 устройства правильным. На этом цикл считывания окончен. При повторном обращении к данномуслову через какой-то промежуток времени при считывании по значению сигнала на выходе 25 сумматора 18,4 можно определить, каким хранится слово: инвертированным или нет. Для того, чтобы инверсное слово также было кодовьм, необходимо, чтобы используемый код содержал слово, состоящее из одних единиц или в порождающей матрице кода в приведенно-ступенчатом виде все столбцы имели нечетное число едийицПоясним сказанное примером с использованием удлиненного кода Хемминга с кодовым расстоянием Й, равньвс четырем, и проверочной матрицей НфО О 0 О 1 1 1 1 1 1 1 1 О 0 0 0О 1 1 1 О 0 О 1 1 1 1 О 1 О 0 0 Н = 1 9 1 1 0 1 1 0 0 1 1 0 0 1 О 01 1 0 1. 1 О. 1 0 1 0 1 0 0 0 1 О1 1 1 0 1 1 0 1 0 0 1 0 О 0 0 1 д5 10 Формула изобретения 15 20 25 30 35 40 45 50 Источники информации,- принятые во внимание при экспертве1. Сачофалов К, Г., Хорейчук П. И, .Городний А. Б. Структурно-логчеок:еметоды повышения надежности запою- нающих устройств. М., фГ 1 аостро- ние", 1976, с.51-63.2.Авторское свиде=ельство СССРпо заявке Р 2926461/18-24,кл. Ь 11 С 11/ОО, 03,03.81 роте - 60 тип) . Применение данного кода в устройстве позволяет исправить один отказ, один сбой элементов памяти или два отказа элементов памяти. При появлении одной ошибки ЗФО и имеет нечетный вес, при появлении двойнойошибки 40 и имеет четный вес, что определяется блоком 21, который выдает на вмход 22 в первом. случае нулевой сигнал, во втором случае единичный. При этом в считываемом слове либо нет ошибок, либо есть одна ошибка, либо появилось две ошибки.Рассмотрим случай, когда появилось две ошибки.Пусть они вызваны отказами элементов памяти.Тогда в триггер 11 запишется единичный сигнал и инверсное слово с регистра 10 запишется повторно в накопитель 1. При пов - торном считывании код инверсного слова равен нулю (510), так как несогла сов анная с состоя ни ем отказавших элементов памяти информация стала согласованной. Однако на выходе 25 сумматора 18.4 появится единичный сигнал, который произведет инвертированиее инверсного считываемого слова в регистре 23, и исправ - ленное слово поступитправильным на, выходе 26 устройства.Пусть ошибки вызваны одним отказом и одним сбоем элементов памяти. В этом случае в триггер 11 запишется единичный сигнал и инверсное слово с выходов 6 регистра 10 запишется в накопитель 1. При повторном счйтыва нии код инверсного слова не равен нулю ,БО), но на выходе блока 21 будет нулевой сигнал, обозначающий наличие одной ошибки в слове,так как несогласованная с состоянием отказавшего элемента памяти информация стала согласованной, а инвертирование разряда с ошибкой из-за сбоя элемента памяти, не позволило сделать информацию согласованной, поскольку элемент памяти исправен. Тогда на сумматорах 18.1-18.4 прозойдет исправление ошибки из-за сбоя элемента памяти сигналами с выходов 19 блока 16. При этом на выходе 25 сумматора 18.4 будет единичный сигнал, который проинвертирует инверсное считываемое слово в регистре 23. С выходов 26 регистра 23 будет считываться исправленное слово.Таким образом, в случаях, когда ошибок нет или число ошибок меньше или равно их допустимому числу, не производится контрольного считывания в режиме записи, как в известнсм уст ройстве, а слово поступает на выход скорректированным и время записи считывания информации из устройства уменьшено на один цикл контрольного считывания информации.Технико-экономический эффект предложенного устройства заключается в его более высоком быстродействии по сравнению с известьм. Запоминающее устройство, содержа - щее накопитель, одни из входов которого соединены с выходами адресного блока, а выходы подключены к входам буферного регистра, входам блока коррекции информации и первым входам сумматоров по модулю два, блох кодирования информации, счет ик ошибок, триггер, входной и выходной регстры, причем вторые входы сум:аторов ио модулю два соединены с од;. из выходов блока коррекции информации, другиевыходы которого подклоевы к входамсчетчика ошибок, выход которого соединен с входом триггера информационные входя выходного регистра одк.очены к выходам первого, второго итретьего сумматоров по модулю два, ауправляющий вход выходного регистрасоединен с выходом четверто-. о с,ма -тора по модулю два, одни из входо чвыходы блока кодирования информацииподключены к одним из вхоиов и гходов входного регистра, другие входыкоторого соединены с друг вхада -ми блока кодирования ив Форм ад:иляются входами устройства, о т л и -ч аю щ е е с я тем что,. еетьповышения быстродействи в . уетра.:т а,в него введен мультиплексор, однииз входов которого подключены соответственно к инверсным выхоцг буФерного регистра и к выходу триггера, а другие входы - к друг;:,. вьх; -дам входного регистра, выходы мулт, -типлексора соединены с друг: ,и входами накопителя.972590 Т.ЗайневаКорректо Составнтелехред А.Л Н.Гунько чик 2 Подписноевенного комитета СССРетеннй и открытий-35, Раушскан наб., д. 4/5 Тираж б ВНИНПИ Государст по делам изоб 1130 35, москва, 8526 45 1 лиал ППП "Патентф, г. Ужгород, Ул, Проектная, 4